सामग्री
- CMOS इमेज सेंसर क्या है?
- विभिन्न प्रकार
- काम करने का सिद्धांत
- डिजाइनिंग
- आर्किटेक्चर
कवर छवि द्वारा - Zach Dischner, बेवकूफ-टोग्राफर डेस्क आभूषण (9698639550), सीसी द्वारा 2.0
CMOS इमेज सेंसर क्या है?
CMOS छवि और रंग सेंसर:
पूरक धातु-ऑक्साइड सेमीकंडक्टर (सीएमओएस) छवि सेंसर में फोटोडीओड्स शामिल हैं और डिजिटल सिग्नलों में छोटे फोटोक्यूरेंट्स को बढ़ाने के लिए मिश्रित सिग्नल सर्किट की क्षमता है। CMOS छवि संवेदक कई फोटोग्राफी से संबंधित अनुप्रयोगों, यानी डिजिटल वीडियो कैमरा, फोटो स्कैनर, ज़ेरॉक्स मशीन, प्रिंटिंग और विभिन्न अन्य के लिए सबसे अच्छा cricuitry है। CMOS आजकल इसके कई उपयोगों के कारण उपयोग किया जाता है और यह सीसीडी की तुलना में संवेदनशीलता के कब्जे के साथ सरल निर्माण तकनीक भी है।
CMOS रंग संवेदकों की टोपोलॉजी के तीन प्रकारों पर चर्चा की जाती है, अर्थात् ट्रांसिम्पेडेंस एम्पलीफायर (टीआईए), प्रकाश से आवृत्ति कनवर्टर, और प्रकाश एकीकरण।
छवि क्रेडिट: Filya1, मैट्रिक्स, सीसी द्वारा एसए 3.0
CMOS इमेज सेंसर का कार्य सिद्धांत:
सामान्य तौर पर, चार प्रकार की प्रक्रियाएं उपलब्ध हैं
- मानक CMOS,
- एनालॉग-मिश्रित-सिग्नल CMOS,
- डिजिटल CMOS, और
- CMOS इमेज सेंसर प्रोसेस।
इस प्रक्रिया और अन्य प्रक्रियाओं के बीच सबसे स्पष्ट अंतर फोटो उपकरणों की उपलब्धता है, जैसे कि पिन किए गए फोटोडायोड। छोटे आयाम प्रौद्योगिकी के फायदे छोटे पिक्सेल, उच्च स्थानिक रिज़ॉल्यूशन और कम बिजली की खपत हैं। 100 एनएम से कम की तकनीक को निर्माण प्रक्रिया (डिजिटल रोड मैप का पालन नहीं) और पिक्सेल वास्तुकला में संशोधन की आवश्यकता होती है।
लीकेज करंट जैसे कि लीकेज करंट (प्रकाश के प्रति संवेदनशीलता को प्रभावित करेगा) और ऑपरेशन वोल्टेज (डायनेमिक रेंज को प्रभावित करेगा, यानी, संतृप्ति, एक पिनड फोटोडायोड सबसे कम संभावना है कि कम वोल्टेज पर काम नहीं होने वाला है जब कोई प्रक्रिया होती है तो बहुत महत्वपूर्ण होती है) CIS विकास के लिए चयनित। इन सीमाओं के कारण, एक नई सर्किट तकनीक शुरू की गई है:
1. एक पुराना सर्किट, जैसे कि एक मानक पिक्सेल सर्किट 0.1 माइक्रोन और कम का उपयोग करते समय उपयोग नहीं किया जा सकता है। यह टोपोलॉजी के कारण है जिसे उच्च वोल्टेज की आवश्यकता होती है; क्योंकि अधिकतम आपूर्ति वोल्टेज अब कम है।
2. अंशांकन सर्किट और रद्दीकरण सर्किट को शोर को कम करने के लिए सामान्य रूप से नियोजित किया जाता है।
बहु-मेगापिक्सेल और सैकड़ों फ्रेम दर में रिज़ॉल्यूशन को बढ़ाने के लिए, सामान्य रूप से कम आयाम तकनीक को चुना जाता है। जाहिर है, यह बताया गया है कि अच्छे इमेजिंग प्रदर्शन को प्राप्त करने के लिए 0.13 माइक्रोन और 0.18 माइक्रोन पर्याप्त हैं।
CMOS प्रक्रिया के ये संशोधन उनकी इमेजिंग विशेषताओं में सुधार के लिए 0.25 माइक्रोन और नीचे शुरू हो गए हैं। जैसा कि प्रक्रिया स्केलिंग 0.25 माइक्रोन और उससे कम होने वाली है, कई मूलभूत मापदंडों को नीचा दिखाया गया है, अर्थात्, फोटो जवाबदेही और अंधेरे वर्तमान। इसलिए, इन मापदंडों में गिरावट को कम करने के लिए संशोधनों पर ध्यान केंद्रित किया जाता है। सिस्टम आवश्यकताओं (जैसे आपूर्ति वोल्टेज और तापमान) भी एक उपयुक्त प्रक्रिया का चयन करने में मानदंडों में से एक हैं।
उपकरण और विकास लागतों की कीमत भी प्रक्रिया के चयन को निर्धारित करेगी।
फोटो डिटेक्टर डिवाइस
ठेठ फोटो डिटेक्टर डिवाइस फोटोडायोड हैं और फोटोट्रांसिस्टर। विशिष्ट फोटोडायोड डिवाइस N+/Psub, P+/N_well, N_well/Psub, और P+/N_well/Psub (बैक-टू-बैक डायोड) [9] हैं। फोटोट्रांसिस्टर डिवाइस P+/n_well/Psub (ऊर्ध्वाधर ट्रांजिस्टर), P+/N_well/P+ (लेटरल ट्रांजिस्टर), और N_well/gate (बंधे हुए फोटोट्रांसिस्टर) हैं।
इन मानक फोटो उपकरणों के लिए अभी भी एक माइक्रो लेंस और रंगीन फिल्टर सरणी की आवश्यकता होती है। एक मानक CMOS में फोटोडियोड की क्वांटम दक्षता आमतौर पर 0.3 से नीचे है।
सामान्य रूप से संशोधित सीएमओएस प्रक्रिया के लिए विकसित होने वाले उपकरण एक फोटोगेट, पिनड फोटोडायोड और अनाकार सिलिकॉन डायोड हैं। ये उपकरण सीआईएस की संवेदनशीलता में सुधार करेंगे। एक पिन किए गए फोटोडायोड, जिसमें कम अंधेरा प्रवाह होता है, सीआईएस के लिए अच्छी इमेजिंग विशेषताएं प्रदान करता है।
फोटोडेविसेस परजीवी समाई को प्रदर्शित करते हैं, जिसे डिजाइन प्रक्रिया के दौरान माना जाना चाहिए। N_well / Psub के परजीवी समाई का एक उदाहरण है:
Cफ़ोटो = (प्रति क्षेत्र समाई) × फोटोडेविस क्षेत्र।
CMOS छवि संवेदकों की डिजाइन पद्धति:
CMOS इमेज सेंसर का विशिष्ट डिज़ाइन प्रवाह नीचे दिखाया गया है।
प्रकाशिकी सिमुलेशन के लिए एक तरंग प्रसार सिमुलेशन किया जा सकता है। Synopsys और Silvaco जैसे व्यावसायिक रूप से उपलब्ध प्रौद्योगिकी कंप्यूटर-एडेड डिज़ाइन उपकरण, का उपयोग फोटोडेविसेस की प्रक्रिया या तकनीक का अनुकरण करने के लिए किया जा सकता है। एक काम है, (मिश्रित-मोड सिमुलेशन) जो तकनीक कंप्यूटर-एडेड डिज़ाइन और पिक्सेल-स्तरीय सिमुलेशन को जोड़ती है।
पिक्सेल विद्युत सिमुलेशन के लिए कई इलेक्ट्रॉनिक डिज़ाइन स्वचालन उपकरण उपलब्ध हैं, ये इलेक्ट्रॉनिक डिज़ाइन स्वचालन उपकरण किसी भी एकीकृत सर्किट के समान हैं (IC) डिज़ाइन टूल, जैसे कि स्पेक्टर, स्पाइस, वेरिलॉग-ए, और वेरिलॉग। यदि पिक्सेल की संख्या बड़ी है तो ये उपकरण कभी-कभी समय लेने वाले हो सकते हैं।
वास्तव में, यदि गहरे सबमिशन प्रक्रिया के साथ बड़े पिक्सल की आवश्यकता होती है, तो अधिक पूंजी प्रदान करनी होती है (उपकरण की लागत बहुत गहरी सबमिशन के लिए अधिक महंगी होती है, खासकर 90 एनएम से नीचे)। भले ही CMOS फाउंड्री समर्थित डिज़ाइन टूल के लिए मॉडल प्रदान करता है, कभी-कभी डिजाइनरों को अभी भी सीआईएस विनिर्देश के अनुरूप उप-ब्लॉक को मॉडल करना पड़ता है। यह पिक्सेल विद्युत सिमुलेशन समय को गति दे सकता है, हालांकि, यह सटीकता को कम कर देगा। सिस्टम सिमुलेशन के लिए, VHDL-AMS, System-C या MATLAB का उपयोग समग्र कार्य और प्रदर्शन की भविष्यवाणी करने के लिए किया जा सकता है।
CMOS इमेज सेंसर आर्किटेक्चर:
पिक्सेल स्तर एडीसी - एक डिजिटल पिक्सेल सेंसर (डीपीएस) एक विस्तृत गतिशील रेंज प्रदान करता है। डीपीएस एनालॉग मानों को पिक्सेल रेंज के भीतर एक डिजिटल सिग्ना में परिवर्तित करता है। प्रोसेसिंग पिक्सल लेवल पर भी की जा सकती है।
चिप स्तर एडीसी - चिप-स्तर एडीसी या कभी-कभी मैट्रिक्स-स्तर एडीसी नीचे चित्रा में दर्शाया गया है।
इस टोपोलॉजी के लिए एडीसी को बहुत तेज होना चाहिए, यह टोपोलॉजी बहुत उच्च धारा का उपभोग करेगी। CIS टोपोलॉजी के लिए उपयुक्त ADC प्रकार ADC है। हालाँकि, CIS डिजाइन में क्रमिक सन्निकटन रजिस्टर (SAR) और फ़्लैश प्रकार ADC भी बताया गया है। इसलिए आवश्यक समग्र बिजली की खपत और संचालन की गति का संतुलन आवश्यक है।
डिजिटल पिक्सेल सेंसर - डीपीएस अवधारणा CMOS न्यूरॉन-उत्तेजना चिप में उपयोग किए जाने वाले समाधान के समान है। ऑन-चिप संपीड़न के लिए डीपीएस इन नंबर उपयोगी पाया जाता है। फोटोडायोड का उपयोग तुलनित्र और फोटोडायोड के इनपुट कैपेसिटेंस को स्वयं डिस्चार्ज करने के लिए किया जाता है। यह प्रकाश की तीव्रता के आनुपातिक रूप से छुट्टी दे दी जाएगी। जब यह सीमा तक पहुँच जाता है, तो तुलनित्र का O / P ट्रिगर हो जाएगा।
CMOS इमेज सेंसर में कम पावर तकनीक:
बायसिंग विधि: सबथ्रेशोल्ड क्षेत्र या कमजोर व्युत्क्रम पूर्वाग्रह कम वर्तमान खपत को प्राप्त करने के तरीकों में से एक है। इस तकनीक को एक ऑपरेशनल ट्रांसकंडक्टेंस पर लागू किया जा सकता है एम्पलीफायर (OTA) या ADC के लिए एक एम्पलीफायर। बिजली की खपत को और कम करने के लिए ट्रायोड क्षेत्र पूर्वाग्रह का भी उपयोग किया जा सकता है।
सर्किट तकनीक: पुनर्योजी कुंडी का उपयोग डिजिटल बिजली की खपत को कम करने के लिए किया जा सकता है। को कम करना/स्केल करना capacitors पाइपलाइन चरणों में (एडीसी के लिए) बिजली की खपत को भी कम कर सकता है।
उन्नत बिजली प्रबंधन तकनीक: एक अन्य प्रकार की पूर्वाग्रह या सर्किट तकनीक, एक "स्मार्ट" दृष्टिकोण, जैसे कि सौर ऊर्जा की कटाई भी बिजली की खपत को कम करने के लिए नियोजित किया जा सकता है। हम केवल आवश्यक रीडआउट सर्किट पर चुनिंदा रूप से भी कर सकते हैं। बिजली की खपत को और कम करने के लिए पिक्सेल को समय-समय पर सक्रिय किया जा सकता है।
CMOS इमेज सेंसर में कम शोर तकनीक:
पिक्सेल स्तर पर: थर्मल शोर को सहसंबद्ध डबल सैंपलिंग और ओवरसम्पलिंग द्वारा कम किया जा सकता है। झिलमिलाहट का शोर एक बड़े उपकरण का उपयोग करके, समय-समय पर ट्रांजिस्टर को बायसिंग और उचित पीएमओएस सब्सट्रेट वोल्टेज बायसिंग द्वारा कम किया जाता है।
कॉलम स्तर: ऑफ-चिप अंशांकन का उपयोग निश्चित पैटर्न शोर को कम करने के लिए किया जा सकता है। अंशांकन उपयुक्त का चयन करने के लिए किया जाता है संधारित्र एसएआर एडीसी में वजन।
एडीसी स्तर: सी के लिए एक उपयुक्त मूल्य का चयन करके केटी / सी शोर कम हो जाता हैf और सीs एस / एच सर्किट और बफर के।
Photodiode स्तर: उच्च रूपांतरण लाभ संदर्भित इनपुट शोर को कम करने में मदद करता है।
अधिक इलेक्ट्रॉनिक्स से संबंधित लेख के लिए यहां क्लिक करे
नमस्ते, मैं सौमाली भट्टाचार्य हूं। मैंने इलेक्ट्रॉनिक्स में मास्टर किया है।
वर्तमान में मैं इलेक्ट्रॉनिक्स और संचार के क्षेत्र में निवेशित हूं।
मेरे लेख बहुत ही सरल लेकिन जानकारीपूर्ण दृष्टिकोण से कोर इलेक्ट्रॉनिक्स के प्रमुख क्षेत्रों पर केंद्रित हैं।
मैं एक प्रतिभाशाली विद्यार्थी हूं और इलेक्ट्रॉनिक्स डोमेन के क्षेत्र में सभी नवीनतम तकनीकों से खुद को अपडेट रखने की कोशिश करता हूं।
आइए लिंक्डइन के माध्यम से जुड़ें -
