संयुक्त तर्क| यह पूरा विवरण है

संयुक्त तर्क

छवि क्रेडिट:"सर्किट" by यू. समोइलोव के तहत लाइसेंस प्राप्त है सीसी द्वारा 2.0

सामग्री:

संयोजन तर्क परिभाषा

कॉम्बिनेशन लॉजिक एक प्रकार का लॉजिक है जिसमें आउटपुट को केवल वर्तमान इनपुट द्वारा संशोधित किया जा सकता है।

संयोजन तर्क सर्किट| कॉम्बिनेशन लॉजिक सर्किट क्या है

कॉम्बिनेशन सर्किटरी एक प्रकार की सर्किटरी है जिसमें करंट इनपुट केवल करंट आउटपुट को संशोधित कर सकता है। इस सर्किट को घड़ी स्वतंत्र सर्किट के रूप में भी जाना जाता है क्योंकि ऑपरेशन के लिए घड़ी की आवश्यकता नहीं होती है। इस सर्किट में मेमोरी एलिमेंट या कोई फीडबैक पथ नहीं है, इसलिए सर्किट कोई डेटा स्टोर नहीं कर सकता है। लॉजिक गेट्स को मिलाकर एक कॉम्बिनेशन सर्किट डिजाइन कर सकता है। कॉम्बिनेशन लॉजिक में प्रयुक्त सर्किट्री का उपयोग कोडिंग, डिकोडिंग, एरर डिटेक्शन, मैनिपुलेशन आदि के रूप में किया जाता है। कॉम्बिनेशन लॉजिक के मूल सर्किट मल्टीप्लेक्सर, डिकोडर, एनकोडर, शिटर, एडर, सबट्रैक्टर आदि हैं।

अंजीर। एक संयोजन सर्किटरी का ब्लॉक आरेख।

एक कॉम्बिनेशन लॉजिक सर्किट में इनपुट वेरिएबल्स की 'n' संख्या और आउटपुट वेरिएबल की 'm' संख्या हो सकती है। 'एन' इनपुट चर के लिए, है 2^एन इनपुट चर के संभावित संयोजन। इनपुट चर के प्रत्येक अद्वितीय संयोजन के लिए, केवल एक संभावित आउटपुट संयोजन होता है। आउटपुट फ़ंक्शन हमेशा इनपुट चर के संदर्भ में व्यक्त किया जाता है। एक सत्य तालिका या बूलियन समीकरण एक संयोजन सर्किट के आउटपुट और इनपुट के बीच संबंध निर्धारित कर सकता है।

संयोजन तर्क सर्किट के प्रकार Circuit

संयोजन सर्किटरी का वर्गीकरण उनके द्वारा उपयोग किए जा रहे अनुप्रयोग पर आधारित है:

  1. अंकगणित और तार्किक सर्किट: योजक, घटाव, तुलनित्र, आदि।
  2. डेटा ट्रांसमिशन: मल्टीप्लेक्सर, डेमल्टीप्लेक्सर, एनकोडर, आदि।
  3. कोड कन्वर्टर: बाइनरी कोड कन्वर्टर, बीसीडी कोड कन्वर्टर, आदि।

कॉम्बिनेशन लॉजिक गेट्स

कॉम्बिनेशन लॉजिक गेट्स मौलिक गेट हैं जो डिजिटल इलेक्ट्रॉनिक में किसी भी सर्किटरी को बनाने के लिए संयुक्त होते हैं। एक लॉजिक गेट एक आवश्यक बूलियन फ़ंक्शन को लागू करने के लिए आदर्श है- उदाहरण के लिए, गेट, नंद गेट, या गेट, एनओआर गेट, आदि।

कॉम्बिनेशन लॉजिक गेट्स
छवि क्रेडिट: "तर्क द्वार" by प्लसिया के तहत लाइसेंस प्राप्त है सीसी द्वारा 2.0

और गेट:

AND गेट में एक आउटपुट के साथ दो या अधिक इनपुट होते हैं। आउटपुट हाई है यानी '1' जब सभी इनपुट ज्यादा हों; अन्यथा, परिणाम कम है अर्थात '0'।

अंजीर। AND गेट का तर्क आरेख

या गेट:

OR गेट में दो या अधिक इनपुट और एक आउटपुट होता है। जब कम से कम एक इनपुट अधिक होता है तो आउटपुट उच्च होता है जिसका अर्थ है '1'; अन्यथा, परिणाम कम है, जिसका अर्थ है '0'। लेकिन कमर्शियल या गेट में 2,3 और $ इनपुट टाइप के साथ उपलब्ध है।

अंजीर। OR गेट का तर्क आरेख

गेट नहीं:

नॉट गेट में एक आउटपुट के साथ एक इनपुट होता है। जब इनपुट हाई का मतलब '1' होता है, तो नॉट गेट का आउटपुट कम होगा, जिसका मतलब है '0'।

अंजीर। NOT गेट का तर्क आरेख

नंद द्वार:

NAND गेट का अर्थ है NOT AND, यहाँ और गेट आउटपुट NOT गेट में फीड होता है। NAND गेट को AND गेट ट्रुथ टेबल से आउटपुट वेरिएबल के पूरक द्वारा डिज़ाइन किया जा सकता है। NAND गेट का परिणाम कम होता है जब सभी लॉजिक इनपुट अधिक होते हैं। अन्यथा, उत्पादन अधिक है।

अंजीर। नंद द्वार का तर्क आरेख

न ही गेट:

NOR का मतलब NOT OR गेट है। यहाँ OR गेट आउटपुट NOT गेट में फीड होता है। NOR गेट को सभी आउटपुट वेरिएबल्स की तारीफ करके OR गेट ट्रुथ टेबल से डिज़ाइन किया गया है। जब सभी इनपुट कम होते हैं तो NOR गेट का आउटपुट अधिक होता है। अन्यथा, उत्पादन कम है।

अंजीर। NOR गेट का लॉजिक डायग्राम

XOR गेट:

XOR गेट का मतलब है एक्सक्लूसिव-या गेट, जिसे EX-OR गेट के नाम से भी जाना जाता है, इसमें दो इनपुट और एक आउटपुट होता है। दो इनपुट गेटों के लिए, XOR गेट का आउटपुट अधिक होता है, जिसका अर्थ है '1' जब इनपुट बिट विपरीत होता है, और आउटपुट कम होता है तो '0' होता है जब इनपुट की तरह होता है।

अंजीर। XOR गेट का तर्क आरेख diagram

एक्सएनओआर गेट:

एक्सएनओआर का अर्थ है एक्सक्लूसिव-एनओआर गेट, जिसे एक्स-एनओआर भी कहा जाता है; यह EX-OR का नहीं है। दो-इनपुट XNOR गेट का आउटपुट उच्च होता है, जिसका अर्थ है '1' जब इनपुट समान होता है और निम्न जब, इनपुट के विपरीत होता है।

अंजीर। XNOR गेट का तर्क आरेख

संयोजन तर्क उदाहरण| संयोजन तर्क सर्किट उदाहरण

आधा योजक:

हाफ एडर कॉम्बिनेशन सर्किट्री का एक उदाहरण है, जिसमें हम दो बिट जोड़ सकते हैं। इसमें दो इनपुट होते हैं, प्रत्येक एक बिट और दो आउटपुट, जिसमें एक कैरी आउटपुट होता है, और दूसरा योग आउटपुट के लिए होता है।

अंजीर। AND गेट और XOR गेट के साथ डिज़ाइन किए गए आधे योजक का तर्क आरेख।

पूर्ण योजक:

पूर्ण योजक अंकगणितीय संयोजन सर्किट का एक उदाहरण है; यहां, हम एक बार में उनका बिट जोड़ सकते हैं, और इसमें दो आउटपुट योग और कैरी हैं। आधे योजक में, हम एक बार में केवल दो बिट जोड़ सकते थे। एक पूर्ण योजक उस सीमा को पार कर जाता है; एक विशाल बाइनरी संख्या जोड़ने के लिए एक पूर्ण योजक आवश्यक है। हालाँकि, एक पूर्ण योजक एक समय में केवल एक-बिट बाइनरी संख्या जोड़ सकता है, लेकिन पूर्ण योजक को कैस्केडिंग करके, हम एक अधिक व्यापक बाइनरी संख्या जोड़ सकते हैं। हालाँकि, हम दो आधे योजकों को मिलाकर एक पूर्ण योजक बना सकते हैं।

अंजीर। पूर्ण योजक का ब्लॉक आरेख

आधा घटाव:

एक आधा घटाव एक अंकगणितीय संयोजन सर्किट है जो दो इनपुट बिट का घटाव करता है और दो आउटपुट प्रदान करता है, एक अंतर के रूप में और दूसरा उधार के रूप में। सबट्रैक्टर सर्किट को डिजाइन करना मुख्य रूप से एक योजक के समान होता है। मैं किसी उधार इनपुट पर विचार नहीं कर सकता।

अंजीर। AND गेट के साथ डिज़ाइन किए गए हाफ सबट्रैक्टर का तार्किक आरेख, गेट और XOR गेट नहीं।

पूर्ण घटाव:

पूर्ण घटाव भी एक अंकगणितीय संयोजन सर्किटरी है, जहां हम तीन एक-बिट इनपुट का घटाव कर सकते हैं, इनपुट मिन्यूएंड, सबट्रेंड और उधार हैं। यह दो आउटपुट उत्पन्न करता है, एक इनपुट के अंतर के रूप में और दूसरा उधार के रूप में।

अंजीर। पूर्ण घटाव का ब्लॉक आरेख।

बहुसंकेतक:

मल्टीप्लेक्सर में कई इनपुट और एक आउटपुट होता है, और इसमें एक चयनकर्ता लाइन होती है जो आवश्यकता के अनुसार एक समय में एक इनपुट का चयन करती है। यह इसे आउटपुट लाइन पर भेजता है, और यहां इनपुट की 'एन' संख्या के लिए, हमें चयन लाइन की 'एम' संख्या की आवश्यकता होती है जहां एन = 2 ^ एम. इसमें एक सक्षम इनपुट लाइन भी है, जो हमें मल्टीप्लेक्सर को कैस्केड करने या आवश्यकतानुसार आगे विस्तार करने में सक्षम बनाती है। इसे डेटा चयनकर्ता भी कहा जाता है। 16:1 IC फॉर्म में उपलब्ध सबसे बड़ा मल्टीप्लेक्सर है।

अंजीर। मल्टीप्लेक्सर का ब्लॉक आरेख।

डिमल्टीप्लेक्सर:

Demultiplexer में केवल एक इनपुट और कई आउटपुट होते हैं। इसमें एक चयनकर्ता लाइन है जो एक समय में एक आउटपुट लाइन का चयन करती है; चुनिंदा लाइन के साथ, हम अपनी आवश्यकता के अनुसार इनपुट सिग्नल को कई आउटपुट लाइनों में वितरित कर सकते हैं। यहां आउटपुट लाइन के 'एन' नंबर के लिए, हमें सेलेक्ट लाइन के 'एम' नंबर की जरूरत है जहां एन = 2 ^ एम. Demultiplexer एक बाइनरी से दशमलव कनवर्टर के रूप में काम कर सकता है।

अंजीर। डीमल्टीप्लेक्सर का ब्लॉक आरेख।

तुलनित्र:

एक तुलनित्र एक संयोजन सर्किट है जहां यह दो एन-बिट संख्या के परिमाण की तुलना कर सकता है और हमें आउटपुट के रूप में सापेक्ष परिणाम प्रदान कर सकता है। इसके तीन आउटपुट हो सकते हैं। उदाहरण के लिए, इनपुट हम तुलनित्र को ए और बी प्रदान करते हैं जहां ए और बी एक एन-बिट संख्या हो सकते हैं, तुलनित्र का आउटपुट ए हो सकता है बी। सर्किट इनपुट की परिमाण की जांच करता है और इसकी तुलना करता है; ए = बी, ए> बी, और ए for के लिए एक अलग आउटपुट पोर्ट है

अंजीर। एन-बिट तुलनित्र का ब्लॉक आरेख

एनकोडर:

एनकोडर एक कॉम्बिनेशन सर्किट है। यह है 2^एन इनपुट लाइनें और एन-बिट कोड इनपुट के अनुरूप 'एन' आउटपुट लाइनें हैं।

अंजीर। एनकोडर का ब्लॉक आरेख।

डिकोडर:

यह एक सर्किट है जो बाइनरी एन इनपुट लाइनों को अधिकतम में परिवर्तित करता है 2^एन आउटपुट लाइनें।

अंजीर। एक डिकोडर का ब्लॉक आरेख।

बीसीडी योजक:

एक बीसीडी योजक एक अंकगणितीय संयोजन सर्किट है जिसका उपयोग बीसीडी संख्याओं, अंकों और उत्पादित आउटपुट को बीसीडी रूप में जोड़ने के लिए किया जाता है। कभी-कभी बीसीडी योजक का आउटपुट एक वैध बीसीडी संख्या हो सकता है, और फिर यह अमान्य आउटपुट में 0110 जोड़कर उस अमान्य बीसीडी संख्या को वैध में परिवर्तित कर देता है।

बीसीडी घटाव:

एक बीसीडी घटाव बीसीडी संख्या पर घटाव को संचालित करने के लिए है। यदि हम दो इनपुट बीसीडी नंबर लेते हैं, एक ए के रूप में और दूसरा बी के रूप में, बीसीडी संख्या का घटाव बी से ए की तारीफ के योग के बराबर है। बीसीडी में, घटाव 9 की पूरक या 10 की पूरक विधि का उपयोग किया जाता है।

ALU (अरिथमेटिक लॉजिकल यूनिट):

 अंकगणित तार्किक इकाई की सर्किटरी व्यापक रूप से एक संयोजन सर्किटरी के रूप में उपयोग की जाती है, और इस सर्किटरी का उपयोग और प्रोसेसर के लिए सभी अंकगणित और तार्किक संचालन करने के लिए किया जाता है। ALU को माइक्रोप्रोसेसर या माइक्रोकंट्रोलर के दिल के रूप में जाना जाता है।

फ़ाइल:एएलयू ब्लॉक.जीआईएफ
छवि क्रेडिट: "फाइल: एएलयू ब्लॉक.जीआईएफ" by लैम्बट्रॉन के तहत लाइसेंस प्राप्त है सीसी द्वारा एसए 4.0

एमएसआई और एलएसआई के साथ संयोजन तर्क

MSI का अर्थ "मध्यम-स्तरीय एकीकरण" है, इसमें IC की एक चिप में 30 से 1000 इलेक्ट्रॉनिक घटक हो सकते हैं। LSI का अर्थ "बड़े पैमाने पर एकीकरण" है, इसमें हजारों एम्बेडेड घटक हो सकते हैं और एक ही IC पर एकीकृत हो सकते हैं।

एमएसआई और एलएसआई के साथ योजक:

सच्ची तालिका:

ABCSC
00000
00110
01010
01101
10010
10101
11001
11111

योग के लिए समीकरण:

S=(A\oplus B )\oplus C

कैरी:

सी=एबी'सी+ए'बीसी+एबी

अंजीर। एमएसआई या एलएसआई सर्किट्री में पूर्ण-योजक का कार्यान्वयन।

कॉम्बिनेशनल लॉजिक डिज़ाइन |एक कॉम्बिनेशन लॉजिक सर्किट डिज़ाइन करें

संयोजन तर्क को डिजाइन करने का उद्देश्य:

  • सर्किटरी से वांछित आउटपुट प्राप्त करने के लिए।
  • एक आर्थिक सर्किटरी का अर्थ है न्यूनतम खर्च के साथ एक सर्किटरी बनाना।
  • सर्किटरी की जटिलता को यथासंभव कम किया जाना चाहिए।
  • कम से कम फाटकों के साथ, एक डिजिटल सर्किट को समग्र सर्किट विलंब को कम करने के लिए डिज़ाइन किया जाना चाहिए।

संयोजन सर्किट को मल्टीप्लेक्सर के साथ डिजाइन किया जा सकता है, डिजाइन करने की प्रक्रिया:

  • आवश्यक सर्किट के इनपुट और आउटपुट चर की संख्या निर्धारित करें।
  • आवश्यक परिपथ की सत्य तालिका या तर्क आरेख प्राप्त करें।
  • सत्य तालिका या तर्क से, आरेख आवश्यक सर्किट की बूलियन अभिव्यक्ति को निर्धारित करता है और इसे minterms में विस्तारित करता है, और प्रत्येक मल्टीप्लेक्सर की एक अद्वितीय डेटा लाइन को परिभाषित करता है।
  • इनपुट की 'एन' संख्या के लिए, चर मिलते हैं 2^एन 1 मल्टीप्लेक्सर के लिए।
  • एक चुनिंदा लाइन और इनपुट की मदद से आप अपने इच्छित सर्किट के अनुसार मल्टीप्लेक्सर से आउटपुट प्राप्त कर सकते हैं।

लॉजिक गेट्स का उपयोग करते हुए संयोजन सर्किट डिजाइन

एक कॉम्बिनेशन लॉजिक सर्किट को डिजाइन करना गेट्स के साथ किया जा सकता है, जबकि गेट व्यावहारिक रूप से आईसी के रूप में उपलब्ध हैं। अलग-अलग गेटों के लिए अलग-अलग IC नंबर के साथ अन्य IC उपलब्ध हैं।

आवश्यक कॉम्बिनेशन लॉजिक सर्किट प्राप्त करने के लिए चरण या प्रक्रिया:

  • दिए गए ट्रुथ टेबल, बूलियन स्टेटमेंट या एक्सप्रेशन के माध्यम से ऑपरेशन के लिए आवश्यक इनपुट या आउटपुट वेरिएबल्स की संख्या निर्धारित करें।
  • उत्पाद के योग (SOP) या योग के उत्पाद (POS) के रूप में व्यंजक व्युत्पन्न कीजिए।
  • बूलियन कमी विधि या K-मानचित्र का उपयोग करके व्यंजक को कम करें।
  • आप कम किए गए व्यंजक के माध्यम से तर्क आरेख में आवश्यक संख्या में फाटकों के साथ सर्किट को डिजाइन कर सकते हैं।

संयोजन तर्क के कार्य

एक संयोजन तर्क के कार्यों को सत्य तालिका, तर्क आरेख या बूलियन समीकरण के साथ परिभाषित किया जा सकता है।

सच्ची तालिका: ट्रुथ टेबल एक लॉजिक सर्किट के इनपुट वेरिएबल और संबंधित आउटपुट संयोजन के सभी संभावित बाइनरी संयोजनों की एक सारणीबद्ध सूची है। इनपुट या आउटपुट बिट की केवल दो संभावनाएं हैं, अर्थात '0' और '1'। यदि इनपुट की संख्या 'n' है, तो होगा 2^एन संयोजन। इस तालिका में, इनपुट संयोजनों के साथ-साथ आउटपुट संयोजनों के लिए विभिन्न पंक्तियों का प्रतिनिधित्व करने के लिए एक पंक्ति है। इसे सर्किटरी के लॉजिक डायग्राम या बूलियन एक्सप्रेशन से प्राप्त किया जा सकता है।

तर्क आरेख: लॉजिक डायग्राम मुख्य रूप से एक बेसिक लॉजिक गेट और सर्किट के कुछ प्रतीकात्मक प्रतिनिधित्व से बना होता है। यह हमें लॉजिक गेट्स का इंटरकनेक्शन दिखाता है, कुछ सिग्नल लाइन्स (जैसे इनेबल, सेलेक्ट लाइन, कंट्रोल लाइन आदि) का प्रतिनिधित्व करता है। इसका उपयोग सर्किटरी की कार्यक्षमता को परिभाषित करने के लिए किया जाता है। इसे बूलियन व्यंजक या सर्किटरी की सत्य तालिका के माध्यम से प्राप्त किया जा सकता है।

बूलियन अभिव्यक्ति: यह इनपुट और आउटपुट चर के संयोजन से बनने वाला एक समीकरण है; यहां, अभिव्यक्ति का उपयोग मुख्य रूप से इनपुट चर के आउटपुट चर को परिभाषित करने के लिए किया जाता है। यह व्यंजक ट्रुथ टेबल या सर्किटरी के लॉजिक डायग्राम से प्राप्त किया जा सकता है।

संयोजन तर्क सर्किट वास्तविक जीवन उदाहरण

वास्तविक जीवन में, हम कैलकुलेटर, रैम (रैंडम एक्सेस मेमोरी), संचार प्रणाली, सीपीयू में अंकगणित और तर्क इकाई (सेंट्रल प्रोसेसिंग यूनिट), डेटा संचार, वाई-फाई, सेल फोन, कंप्यूटर आदि में कॉम्बिनेशन सर्किट देख सकते हैं। ये एक वास्तविक जीवन उदाहरण हैं जहां संयोजन सर्किट का उपयोग किया जाता है।

संयोजन तर्क में विश्लेषण प्रक्रिया

संयोजन सर्किट विश्लेषण किसी दिए गए तर्क सर्किट या सर्किट आरेख का विश्लेषण है; यहां से, हम सर्किट के बारे में जानकारी एकत्र कर सकते हैं। एक विश्लेषण सर्किटरी के व्यवहार को उसके विनिर्देशों के साथ सत्यापित करना है; एक सर्किट के विश्लेषण का उपयोग फाटकों की संख्या को कम करने, अनुकूलित करने, देरी को कम करने या सर्किट को किसी अन्य आवश्यक रूप में बदलने के लिए किया जा सकता है।

संयोजन तर्क की विश्लेषण प्रक्रिया:

  • सर्किटरी के आउटपुट वेरिएबल का निर्धारण करें, और इनपुट और आउटपुट वेरिएबल के साथ सर्किट की एक ट्रुथ टेबल या लॉजिक डायग्राम प्राप्त करने का प्रयास करें।
  • सर्किटरी की एक सत्य तालिका या तर्क आरेख के माध्यम से, इनपुट और आउटपुट चर की सहायता से बूलियन फ़ंक्शन को परिभाषित करें।

लूप कॉम्बिनेशन लॉजिक के लिए वेरिलोग

एक संयोजन लूप क्या है?

कॉम्बिनेशन लूप एक लूप है जिसमें एक कॉम्बिनेशन लॉजिक का आउटपुट (जिसमें एक या एक से अधिक कॉम्बिनेशन लॉजिक गेट शामिल हो सकते हैं) फीडबैक पथ में किसी भी मेमोरी एलिमेंट के बिना उसी लॉजिक का फीडबैक है।

संयोजन लूप के प्रकार:

  • कुंडी के बराबर नहीं
  • कुंडी के बराबर

अंजीर। संयुक्त लूप प्रकार कुंडी

लूप संयोजन तर्क के लिए वेरिलोग:

अगर(sel==1'b0)

वाई = आई0;

अन्य

वाई = वाई;

यहां कॉम्बिनेशन लूप लागू किया गया, जो कुंडी के बराबर है।

CMOS कॉम्बिनेशनल लॉजिक सर्किट| संयुक्त तर्क नेटवर्क

स्टेटिक सीएमओएस का व्यापक रूप से सर्किटरी के लिए उपयोग किया जाता है क्योंकि इसमें अच्छा प्रदर्शन, कम बिजली की खपत होती है। CMOS गेट पुल-अप नेटवर्क (PUN) और पुल-डाउन नेटवर्क (PDN) का एक संयोजन है; एक इनपुट पुल-अप और पुल-डाउन सर्किट दोनों में वितरित किया जाता है।

पुल-अप नेटवर्क का कार्य आउटपुट को वोल्टेज स्रोत से जोड़ना है जब आउटपुट को '1' की आवश्यकता होती है। जबकि एक पुल-डाउन नेटवर्क आउटपुट के लिए ग्राउंड के बीच कनेक्शन प्रदान करता है जब आउटपुट '0' होता है। पुल-डाउन नेटवर्क को NMOS के साथ डिज़ाइन किया गया है, और PMOS का उपयोग PUN में किया जाता है। NMOS श्रृंखला में फॉर्म और फ़ंक्शन से जुड़ा हुआ है, जबकि जब OR फ़ंक्शन से समानांतर में जुड़ा होता है। जहां PMOS समानांतर रूप में NAND फ़ंक्शन और श्रृंखला के रूप में NOR फ़ंक्शन के रूप में आउटपुट करता है।

अंजीर। आधा योजक का CMOS आरेख।

 CMOS एक पूरक नेटवर्क है। इसका मतलब है कि पुल-अप नेटवर्क में समानांतर कनेक्शन के लिए पुल-डाउन नेटवर्क में सीरीज कनेक्शन होता है। पूरक द्वार आम तौर पर उलटा होता है। एक चरण के साथ, यह NAND, NOR, और XNOR जैसे कार्य कर सकता है, और गैर-इनवर्टिंग बूलियन फ़ंक्शन जैसे AND, OR और XOR के लिए, इसके लिए एक अतिरिक्त इन्वर्टर चरण की आवश्यकता होती है। n- इनपुट लॉजिक गेट के कार्यान्वयन के लिए ट्रांजिस्टर की संख्या 2n है।

एमयूएक्स कॉम्बिनेशन लॉजिक

MUX यानी मल्टीप्लेक्सर एक कॉम्बिनेशन लॉजिक डिज़ाइन है, इसमें केवल एक आउटपुट होता है और इसमें कई इनपुट हो सकते हैं। इसके लिए 'n' सेलेक्ट लाइन है 2^एन इनपुट, चयनकर्ता लाइन का उपयोग यह चुनने के लिए करता है कि कौन सी इनपुट लाइन आउटपुट लाइन से जुड़ी होगी।

अंजीर। 4:1 बहुसंकेतक का ब्लॉक आरेख

4:1 मल्टीप्लेक्सर की सत्य तालिका:

S1S2Y
00I0
01I1
10I2
11I3

लॉजिक गेट्स का उपयोग करके सरल संयोजन लॉक

एक साधारण कॉम्बिनेशन लुक एक सर्किट है जिसे XOR और NOR गेट के साथ डिज़ाइन किया गया है, जहाँ XOR गेट थोड़ा तुलनित्र है, और NOR गेट को एक नियंत्रित इन्वर्टर के रूप में उपयोग किया जाता है। हम इनपुट और कुंजी कोड को बिट करके जांचने और तुलना करने के लिए एक्सओआर का उपयोग कर सकते हैं; यदि इनपुट पूरी तरह से कुंजी कोड से मेल खाता है, तो लॉक अनलॉक हो जाएगा। जब इनपुट और समान XOR आउटपुट के रूप में '1' प्रदान नहीं करते हैं, तो अब आउटपुट NOR गेट से होकर जाएगा। इस प्रकार, हम फाटकों का उपयोग करके एक साधारण ताला डिजाइन कर सकते हैं।

संयोजन तर्क सर्किट अनुप्रयोग

डिजिटल इलेक्ट्रॉनिक इवन में कॉम्बिनेशन लॉजिक सर्किट बेसिक सर्किट हैं अनुक्रमिक सर्किट स्मृति तत्व के साथ संयोजन सर्किट से डिज़ाइन किया गया है।

इन सर्किटों का उपयोग कंप्यूटर या माइक्रोप्रोसेसर के रोम को डिजाइन करने के लिए किया जाता है। ROM (रीड ओनली मेमोरी) को एनकोडर, डिकोडर, मल्टीप्लेक्सर, एडर सर्किट्री, सबट्रैक्टर सर्किटरी आदि के साथ डिज़ाइन किया गया है, जो सभी कॉम्बिनेशन सर्किट हैं।

जबकि प्रोसेसर में ALU (अंकगणित और तर्क इकाई), जो कि कॉम्बिनेशन सर्किट से भी होता है, प्रत्येक अंकगणितीय ऑपरेशन को करने के लिए मुख्य रूप से Adder, Subtractor आदि होते हैं।

एन्कोडर और डिकोडर का उपयोग डेटा के एक रूप को दूसरे रूप में परिवर्तित करने के लिए किया जाता है (जैसे बाइनरी से दशमलव तक); इनका उपयोग आमतौर पर संचार में एक छोर से दूसरे छोर तक डेटा स्थानांतरित करने के लिए किया जाता है। यदि आवश्यक हो तो यह सर्किट सिंक्रनाइज़ेशन प्रदान करता है; इनकी मदद से हम किसी भी ऑपरेशन को अधिक सटीकता के साथ कर सकते हैं।

एक मल्टीप्लेक्सर का उपयोग एक लाइन में डेटा ट्रांसफर करने के लिए किया जाता है। इस सर्किट का उपयोग प्रसारण, टेलीग्राफी आदि में किया जाता है।

कॉम्बिनेशन लॉजिक सर्किट के नुकसान

अर्ध-योजक की सीमा या नुकसान को पूर्ण योजक द्वारा दूर किया जाता है, जबकि पूर्ण घटाव आधे घटाव के प्रतिबंध पर काबू पाता है।

मल्टीप्लेक्सर के नुकसान: पोर्ट का उपयोग करने की सीमा, जो एक विशिष्ट क्रम में उपयोग कर सकते हैं। सर्किटरी देरी का कारण बन सकती है।

Demultiplexer का नुकसान: बैंडविड्थ की बर्बादी, सिंक्रोनाइज़ेशन के कारण देरी हो सकती है।

एनकोडर के नुकसान: जटिल सर्किटरी को आसानी से चुंबकीय हस्तक्षेप के अधीन किया जा सकता है।

कुल मिलाकर, संयोजन सर्किट जटिल है क्योंकि सर्किट बड़ा हो रहा है; बड़े सर्किटरी में, उच्च प्रसार विलंब हो सकता है, इसमें कोई स्मृति तत्व नहीं होता है।

कॉम्बिनेशन लॉजिक सर्किट MCQ | कॉम्बिनेशन लॉजिक सर्किट की समस्याएं और समाधान | सामान्य प्रश्न

कॉम्बिनेशन लॉजिक क्या है इसकी विशेषताएं क्या हैं ?

में वर्णित संयोजन तर्क सर्किट अनुभाग।

कॉम्बिनेशन लॉजिक सर्किट में 1*4 डिमल्टीप्लेक्सर क्या है?

1 से 4 Demultiplexer में दो चुनिंदा लाइन, चार आउटपुट और एक इनपुट होता है। इनपुट डेटा सेलेक्ट लाइन के अनुसार आउटपुट लाइन से जुड़ा होता है।

अंजीर। 1:4 डिमल्टीप्लेक्सर का ब्लॉक आरेख

सच्ची तालिका:

किए गए इनपुट   OUTPUTS 
S1S0Y3Y2Y1Y0
000001
010010
100100
111000

क्या आप कभी शुद्ध संयोजन तर्क के साथ मेटास्टेबिलिटी प्राप्त कर सकते हैं ?

हां, शुद्ध संयोजन तर्क में कुछ समय के लिए मेटास्टेबिलिटी स्थिति हो सकती है।

             मेटास्टेबिलिटी उस स्थिति को संदर्भित करती है जिसे '0' या '1' के रूप में परिभाषित नहीं किया जा सकता है। आमतौर पर, यह एक सर्किट के साथ होता है जब वोल्टेज '0' और '1' के बीच फंस जाता है, जो दोलन, अनिश्चित आउटपुट, अस्पष्ट संक्रमण आदि का कारण बन सकता है। जब ऐसा सिग्नल कॉम्बिनेशन सर्किट से होकर जाता है, तो यह बेसिक गेट्स का उल्लंघन कर सकता है। विनिर्देश और समग्र सर्किट के माध्यम से फैल गया।

उदाहरण के लिए, दिए गए सर्किट को लेते समय, जैसा कि हम यहां देखते हैं, एक और गेट है और एक गेट नहीं है, व्यावहारिक रूप से एक सर्किट में कुछ प्रसार विलंब होता है; जैसा कि और गेट में कुछ प्रसार विलंब है, गेट को नहीं करना है। जैसा कि हम जानते हैं, आउटपुट को हर समय परिभाषित किया जाना चाहिए, लेकिन एक समय अंतराल टी है जहां आउटपुट राज्य या संक्रमण राज्य निश्चित या अवांछनीय नहीं है। उस समय अंतराल पर उस स्थिति को शुद्ध संयोजन तर्क सर्किट की मेटास्टेबिलिटी के रूप में माना जा सकता है।

वीएचडीएल में विभिन्न संयोजन तर्क सर्किटों का डिजाइन विचार।

सर्किटरी डिजाइन करने के लिए, आपको वीएचडीएल का मूल पता होना चाहिए, जैसे कि एक बूलियन फ़ंक्शन का प्रतिनिधित्व करना, एक मौलिक गेट का प्रतिनिधित्व करना, आदि।

यहाँ हम एक उदाहरण के रूप में पूर्ण-योजक पर विचार कर रहे हैं:

वीएचडीएल में:

इकाई FullAdder is

पोर्ट (ए, बी, सी: बिट में;

डी, एस: आउट बिट);

पूर्ण योजक समाप्त करें

परीक्षण योजना में स्वयं का उपयोग करके संयोजन तर्क सर्किट के डिजाइन और परीक्षण के लाभ

लाभ:

  • परीक्षण के लिए कम लागत।
  • गलती का आसानी से पता लगाया जा सकता है।
  • कम परीक्षण समय।
  • सर्किट पर उच्च विश्वसनीयता के लिए, एक स्व-परीक्षण योजना का उपयोग किया जाता है।

संयोजन और अनुक्रमिक तर्क ciruit के बीच अंतर क्या है?

के बारे में जानना है अनुक्रमिक तर्क यहाँ क्लिक करें.

स्नेहा पांडे के बारे में

मैंने एप्लाइड इलेक्ट्रॉनिक्स और इंस्ट्रुमेंटेशन इंजीनियरिंग में स्नातक किया है। मैं जिज्ञासु प्रवृत्ति का व्यक्ति हूँ। मुझे ट्रांसड्यूसर, इंडस्ट्रियल इंस्ट्रुमेंटेशन, इलेक्ट्रॉनिक्स इत्यादि जैसे विषयों में रुचि और विशेषज्ञता है। मुझे वैज्ञानिक शोधों और आविष्कारों के बारे में सीखना अच्छा लगता है, और मुझे विश्वास है कि इस क्षेत्र में मेरा ज्ञान मेरे भविष्य के प्रयासों में योगदान देगा।

लिंक्डइन आईडी- https://www.linkedin.com/in/sneha-panda-aa2403209/

एक टिप्पणी छोड़ दो

आपका ईमेल पता प्रकाशित नहीं किया जाएगा। आवश्यक फ़ील्ड चिन्हित हैं *

en English
X