चर्चा के लिए विषय
ए। Xilinx
वेरिलोग एचडीएल एक्सिलिनक्स का उपयोग करने के लिए बी
सी। Xilinx स्थापना प्रक्रिया
D. XILINX के साथ अपना पहला वेरिलॉग प्रोजेक्ट बनाना
XILINX
Xilinx एक USA बेस्ड टेक-कंपनी है जो प्रोग्रामेबल लॉजिक डिवाइस मुहैया कराती है। हम वेरिलॉग डिजाइनों को लागू करने के लिए Xilinx के सॉफ्टवेयर “ISE 14.7 सिम्युलेटर का उपयोग करेंगे। Xilinx का उपयोग VHDL कार्यान्वयन के लिए भी किया जाता है। हालांकि वेरिलॉग की कुछ कोडिंग संरचना VHDL जैसी ही है, फिर भी उनके बीच मूलभूत अंतर हैं।
सबसे पहले Verilog जानें! यहाँ क्लिक करें!
वेरिलॉग एक्सिलिनक्स का उपयोग करने के लिए आवश्यक शर्तें
वेरिलोग के साथ Xilinx के साथ शुरुआत करने से पहले, एक उपयोगकर्ता के लिए कुछ आवश्यक शर्तें हैं। वे नीचे सूचीबद्ध हैं।
- का कुछ ज्ञान होना चाहिए डिजिटल इलेक्ट्रॉनिक्स. बुनियादी ज्ञान के कम से कम बिट्स तर्क द्वार और अनुक्रमिक सर्किट आवश्यक हैं.
- एक निर्बाध इंटरनेट कनेक्शन एक जरूरी है।
- सॉफ्टवेयर को सुचारू रूप से चलाने के लिए मुफ्त मेमोरी की स्वस्थ मात्रा की आवश्यकता होती है। आपकी मशीन में कम से कम 20 जीबी स्थान की आवश्यकता होती है।
- सुलभ ईमेल-आईडी के साथ Xilinx की वेबसाइट पर एक खाता बनाएँ। उस ईमेल-आईडी में लाइसेंस मेल कर दिया जाएगा।
- हम इस ट्यूटोरियल को केवल विंडोज़ के लिए प्रदर्शित कर रहे हैं।
VHDL क्या है? वेरिलॉग और वीएचडीएल के बीच अंतर क्या है?
Xilinx स्थापना प्रक्रिया
- चरण १: इंटरनेट से सॉफ्टवेयर डाउनलोड करें। Xilinx डाउनलोड करने का लिंक नीचे दिया गया है -
(यह एक 6GB ज़िप फ़ाइल है, इंटरनेट कनेक्शन और स्थान सुनिश्चित करें) विंडोज़ के लिए लिंक -
https://www.xilinx.com/member/forms/download/xef.html?filename=Xilinx_ISE_DS_Win_14.7_1015_1.tar
अन्य डाउनलोड करने योग्य विकल्प उपलब्ध हैं। आप नीचे दिए गए लिंक से अपनी आवश्यकता और पसंद के अनुसार चयन कर सकते हैं।
- चरण १: फ़ाइल खोलना। फ़ाइल को अनज़िप करने के लिए, फ़ाइल पर राइट-क्लिक करें, और सभी को निकालने का विकल्प होगा। निष्कर्षण के बाद, फ़ाइल का नाम होना चाहिए - 'Xilinx_ISE_DS_Win_14.7_1015.1'।
ध्यान दिया जाना चाहिए - डाउनलोड और निष्कर्षण दोनों को इंटरनेट की गति और भंडारण उपलब्धता के आधार पर बहुत समय की आवश्यकता होगी। स्थापना के लिए बहुत समय की आवश्यकता होगी। तो, घबराओ मत, धैर्य रखो।
- चरण १: निकाली गई फ़ाइल खोलें। एक फाइल है जिसका नाम है - 'xsetup'। उस फाइल पर डबल क्लिक करें। यह स्थापना शुरू कर देगा।
- एक और पॉप-अप होगा, जारी रखने के लिए 'ISE WebPACK' विकल्प चुनें।
यह अंतिम स्थापना प्रक्रिया शुरू करेगा।
- चरण १: आपके पीसी में सॉफ्टवेयर इंस्टॉल हो जाने के बाद, कुछ कार्य करने होंगे। इन कार्यों को ध्यान से करें। इसके अलावा, Xilinx से लाइसेंस को अपडेट करें। वे चरण पिछले लेख में दिए गए हैं; हमारे पहले वेरिलॉग प्रोजेक्ट के साथ शुरू करने से पहले कृपया इसे देखें। लिंक नीचे दिया गया है।
https://techiescience.com/vhdl-process-xilinx-guide/
XILINX के साथ अपना पहला वेरिलॉग प्रोजेक्ट बनाना
हम पहले XILINX का उपयोग करके एक सरल और गेट मॉडल लागू करेंगे। AND गेट का तार्किक प्रतिनिधित्व Y = AB है; ए और बी दो इनपुट हैं, जबकि वाई आउटपुट है। सत्य तालिका नीचे दी गई है।
| A | B | य = एबी |
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
- चरण १: डेस्कटॉप पर आइकन पर डबल क्लिक करके प्रोजेक्ट नेविगेटर खोलें।
- चरण १: 'फ़ाइल' पर जाएँ और फिर 'नई परियोजना' पर जाएँ। फ़ाइल -> नई परियोजना
- चरण १: अपनी परियोजना के लिए एक नाम लिखें और भंडारण स्थान का चयन करें। यह सलाह दी जाती है कि मूल तर्क गेट नामों का उपयोग न करें क्योंकि वे उलटे कीवर्ड हैं। इसके अलावा, अपने प्रोजेक्ट का नाम कॉपी करना न भूलें; यह आपके पत्र की मदद करेगा। आगे बढ़ने के लिए 'अगला' बटन पर क्लिक करें।
- चरण १: अब, आपको कुछ चीजें सेट करनी होंगी। इन सभी चीजों को स्थापित करते समय सावधान रहें। कोई भी गलती दीर्घकालिक परिणाम में विफलता का कारण बनेगी।
- सम्पत्ति का नाम: वैल्यू
- मूल्यांकन विकास बोर्ड: कुछ भी निर्दिष्ट नहीं
- उत्पाद श्रेणी: सब
- परिवार: Spartan3
- डिवाइस: XC3S50
- पैकेज: PQ208
- गति: -4
- शीर्ष स्रोत प्रकार: एचडीएल
- संश्लेषण उपकरण: XST (VHDL / वेरिलोग)
- सिम्युलेटर: lSim (VHDL / वेरिलोग)
- पसंदीदा भाषा: Verilog
- परियोजना फ़ाइल में संपत्ति की विशिष्टता: सभी मूल्यों को संग्रहीत करें
- मैनुअल संकलन आदेश: चेकबॉक्स को छोड़ दें, उस पर क्लिक न करें।
- VHDL स्रोत विश्लेषण मानक: वीएचडीएल-93
- संदेश फ़िल्टरिंग सक्षम करें: चेकबॉक्स को छोड़ दें, उस पर क्लिक न करें।
आगे बढ़ने के लिए 'अगला' पर क्लिक करें।
- चरण १: अब, 'समाप्त' पर क्लिक करें; अगले पॉप-अप के लिए।
- चरण १: ISE सिम्युलेटर में एक नई विंडो खोली जाएगी। बाएं कोने पर डिज़ाइन टैब के अंदर, और पदानुक्रम बार के नीचे, मॉडल दिखाई देगा। अपने कर्सर को नामित मॉडल के ठीक नीचे स्थित फ़ोल्डर में ले जाएं।
इसके बाद फोल्डर पर राइट क्लिक करें (हमारे मामले में फ़ोल्डर का नाम है - 'xc3s50-4pq208')। फिर, नए स्रोत का चयन करें।
- चरण १: नई विंडो में, 'वेरिलोग मॉड्यूल' चुनें और उसी नाम को पेस्ट करें जिसे आपने चरण 3 में कॉपी किया है। आप उस नाम को स्थान टैब से भी प्राप्त कर सकते हैं। आगे बढ़ने के लिए 'अगला' पर क्लिक करें।
- चरण १: परिभाषित मॉड्यूल ऊपर आ जाएगा। लेकिन हम अब बंदरगाहों को परिभाषित नहीं करेंगे। बस 'अगला' पर क्लिक करें।
- चरण १: अगली विंडो पॉप-अप के लिए "समाप्त" पर क्लिक करें।
- चरण १: एक कोड संपादक खोला जाएगा।
- अब एडिटर में लिखे प्रोजेक्ट का नाम बदलकर “AND” कर दें। हमारे मामले के लिए, हम इसे 'LAMBDAGEEKS_VERILOG_AND_GATE' से 'AND' में बदलते हैं।
- अब पोर्ट घोषणाओं को नीचे लिखें।
मॉड्यूल और (
निवेश आई1, आई2,
उत्पादन O
);
endmodule
- अब इनपुट और आउटपुट के बीच AND गेट को असाइन करें।
आवंटित ओ = आई 1 और आई 2;
- कोड सहेजें।
- चरण १: अब, विंडो के बाईं ओर, डिज़ाइन बार के नीचे, आप नाम का एक टैब देख सकते हैं "प्रक्रिया और".
- इसका विस्तार करें 'संश्लेषण - XST' वहां से।
- पर डबल क्लिक करें 'सिंटैक्स की जाँच करें'। यह एक हरी टिक दिखाएगा, जो सफलता को दर्शाती है।
- चरण १: अब फिर से टॉप-लेफ्ट सेक्शन में वापस जाएं। पर राइट क्लिक करें 'xc3s50-4pq208' फ़ाइल। वहां से एक नया स्रोत चुनें।
- चरण १: दिए गए सूची में से वेरिलोग मॉड्यूल चुनें। फिर एक फ़ाइल नाम रखें। हम डालते है "LAMBDAGEEKS_TOP_MODULE " नाम के रूप में। आगे बढ़ने के लिए 'अगला' पर क्लिक करें।
- नाम का एक पॉप-अप 'मॉड्यूल को परिभाषित करें' आएगा। यहां कुछ भी परिभाषित न करें। पर क्लिक करें 'आगे'।
- पर क्लिक करें 'समाप्त' अगली पॉप-अप विंडो के लिए।
- चरण १: एक कोड संपादक खोला जाएगा। आप कोड संपादक से सभी टिप्पणी अनुभाग मिटा सकते हैं।
- अब, शीर्ष बाईं ओर पदानुक्रम अनुभाग की जाँच करें। आपके द्वारा दिए गए मॉड्यूल नाम पर राइट-क्लिक करें। हमारे मामले के लिए, यह है - 'LAMBDAGEEKS_TOP_MODULE'।
- राइट क्लिक करने पर कुछ विकल्प आएंगे। विकल्प चुनें - 'टॉप मॉड्यूल के रूप में सेट करें'।
- एक विंडो पॉप-अप होगी। पर क्लिक करें 'हाँ' जारी रखने के लिए.
- चरण १: अब, हमें कोड संपादक का उपयोग करके कुछ कोड लिखना होगा। यह गेट कार्यान्वयन के साथ इनपुट और आउटपुट का वर्णन करता है। निम्नलिखित कोड AND गेट के लिए लिखा गया है -
मॉड्यूल LAMBDAGEEKS_TOP_MODULE (
निवेश आई1, आई2,
उत्पादन O
);
और और 1 (I1, I2, O);
endmodule
- चरण १: अब बाईं ओर के निचले हिस्से में जाएं 'प्रक्रिया: LAMBDAGEEKS_TOP_MODULE' अनुभाग।
- अब विस्तार करें 'संश्लेषण -XST' अंश।
- पर डबल क्लिक करें 'सिंटैक्स की जाँच करें'। यह कुछ सेकंड के बाद एक हरे रंग की टिक निरूपित सफलता दिखाएगा।
- फिर, डबल पर क्लिक करें 'संश्लेषण - XST' विकल्प। ग्रीन टिक दिखाने में कुछ सेकंड का समय लगेगा।
- चरण १: आरटीएल योजना के लिए देखें।
- पर डबल क्लिक करें 'देखें RTL योजनाबद्ध' विकल्प.
- नामक एक खिड़की - 'आरटीएल / टेक व्यूअर सेट करें जब यह शुरू में लागू होता है' पॉप जाएगा। बस पर क्लिक करें 'ठीक'।
- अब आरेख के साथ एक विंडो खोली जाएगी।
- बॉक्स के अंदर डबल क्लिक करें।
- अब, AND बॉक्स के अंदर डबल क्लिक करें।
- चरण १: प्रौद्योगिकी योजनाओं के लिए देखें
- 'तकनीक देखें योजना' विकल्प पर डबल क्लिक करें।
- एक पॉप-अप 'ओके' विकल्प पर क्लिक करने के लिए आएगा।
- एक नया आरेख विंडो खुल गया।
- आरेख के बॉक्स के अंदर डबल क्लिक करें।
- एक बॉक्स का नाम होगा - 'lut2'। उस पर डबल क्लिक करें।
यह प्रदर्शित करेगा कई आरेख.
योजनाबद्ध आरेख:
- रिलेशन देखने के लिए समीकरण पर क्लिक करें।
- सत्य तालिका को खोजने के लिए सत्य तालिका पर क्लिक करें।
- मानचित्र खोजने के लिए कर्णघट मानचित्र पर क्लिक करें।
हमारे अन्य वीएलएसआई लेख देखें!
- 1. वीएलएसआई मूल बातें
- 2. वीएलएसआई लॉजिक डिज़ाइन (उन्नत)
- 3. वीएलएसआई पर अक्सर पूछे जाने वाले साक्षात्कार प्रश्न!
नमस्ते, मैं सुदीप्त रॉय हूं। मैंने इलेक्ट्रॉनिक्स में बी.टेक किया है। मैं इलेक्ट्रॉनिक्स उत्साही हूं और वर्तमान में इलेक्ट्रॉनिक्स और संचार के क्षेत्र के लिए समर्पित हूं। मुझे एआई और मशीन लर्निंग जैसी आधुनिक तकनीकों की खोज में गहरी रुचि है। मेरा लेखन सभी शिक्षार्थियों को सटीक और अद्यतन डेटा प्रदान करने के लिए समर्पित है। किसी को ज्ञान प्राप्त करने में मदद करने से मुझे बहुत खुशी मिलती है।
आइए लिंक्डइन के माध्यम से जुड़ें -
