लॉजिक सर्किट का वीएलएसआई डिजाइन फ्लो और 5 महत्वपूर्ण तथ्य

वीएलएसआई डिज़ाइन फ्लो का परिचय

पिछले लेख में, हमें वीएलएसआई डिज़ाइन प्रवाह का अवलोकन मिला है। इस लेख में, हम सीखेंगे कि वीएलएसआई डिज़ाइन का उपयोग करके विभिन्न तर्क सर्किट कैसे लागू किए जा सकते हैं। वीएलएसआई डिजिटलाइजेशन के इस युग में प्रमुख तकनीकों में से एक है। वीएलएसआई डिजाइन में लॉजिक सर्किट को लागू करने के लिए ट्रांजिस्टर का उपयोग किया जाता है।

डिजिटल लॉजिक्स तीन प्रकार के होते हैं - NOT गेट का इन्वर्टर, AND गेट और OR गेट। -NAND, NOR, XNOR, और XOR जैसे अधिक जटिल द्वार भी मूल द्वारों का उपयोग करके बनाए जा सकते हैं। आइए इनमें से कुछ पर चर्चा करें तर्क सर्किट के कार्यान्वयन के तरीके.

CMOS लॉजिक डिज़ाइन

डिजिटल शून्य और एक या उच्च या कम के बारे में सब कुछ है। डिजिटल लॉजिक सर्किट के लिए इनपुट या तो 0 या 1 होगा, इसलिए आउटपुट वैल्यू के रूप में। अब, यदि कोई सर्किट 0 और 1 के रूप में इनपुट लेता है, तो तर्क स्विच फ़ंक्शन द्वारा दिए गए-नीचे के रूप में समझा जा सकता है।

हम छवि में देख सकते हैं कि जब एस 1 स्विच खोला जाता है और एस 2 स्विच बंद हो जाता है, तो आउटपुट 0 होगा; इसके विपरीत, आउटपुट 1 होगा।

पूर्ण VHDL ट्यूटोरियल के लिए! यहाँ क्लिक करें!

CMOS डिजाइन पद्धति

वीएलएसआई डिजाइन प्रवाह के एक भाग के रूप में सीएमओएस लॉजिक डिजाइन करने के लिए तीन चरण हैं।

1. बूलियन अभिव्यक्ति के पूरक का पता लगाएं जिसे आपको लागू करने की आवश्यकता है।
2. PUN का वर्णन करें
3. पीडीएन का वर्णन करें

ऊपर खींचो नेटवर्क डिजाइन:

गुणा करने की शर्तें: समानांतर कनेक्शन में NMOSFETs

योजक शर्तें: श्रृंखला कनेक्शन में NMOSFETs

पुल-डाउन नेटवर्क डिज़ाइन:

गुणा करने की शर्तें: श्रृंखला कनेक्शन में NMOSFETs

योजक शर्तें: समानांतर कनेक्शन में NMOSFETs

Xilinx का उपयोग करके अपना पहला VHDL मॉडल डिज़ाइन करें। स्टेप बाय स्टेप गाइड के लिए यहां क्लिक करें!

CMOS इन्वर्टर / CMOS नहीं गेट डिज़ाइन

एक डिजिटल इन्वर्टर एक गेट नहीं है जो इनपुट के लिए उलटा आउटपुट देता है। उच्च इनपुट या इनपुट के लिए डिजिटल वन है, फिर आउटपुट कम या डिजिटल शून्य है। कम इनपुट या इनपुट के लिए डिजिटल शून्य है, तो आउटपुट उच्च या डिजिटल है।

एक CMOS इन्वर्टर दो एन्हांसमेंट-मोड ट्रांजिस्टर से बना है - एक NMOS है, और दूसरा PMOS है। NMOS एक पुल-डाउन नेटवर्क के रूप में काम करता है, और PMOS एक पुल-अप नेटवर्क के रूप में काम करता है। इनपुट वोल्टेज दोनों ट्रांजिस्टर को नियंत्रित करता है।

जब PMOS ट्रांजिस्टर ON अवस्था में होता है, NMOS ट्रांजिस्टर OFF अवस्था में चला जाता है। साथ ही, जब NMOS ट्रांजिस्टर बंद रहता है, तो PMOS चालू अवस्था में होगा। इस तरह दोनों ट्रांजिस्टर काम करते हैं पूरक मोड में।

RSI ट्रांजिस्टर, जो OFF स्थिति में रहता है, एक उच्च प्रतिबाधा मान प्रदान करता है, और आउटपुट मान बदल जाता है। उसी रेल के तहत, एक सीएमओएस लॉजिक-सर्किट में एनएमओएस लॉजिक-सर्किट की तुलना में कम शोर होता है।  

एक सममित सीएमओएस के वोल्टेज ट्रांसफर विशेषताओं का ग्राफ नीचे दिया गया है।

आपरेशन

ट्रांजिस्टर इस तरह से बनाए जाते हैं कि उनकी दहलीज का वोल्टेज समान परिमाण और विपरीत ध्रुवता का होना चाहिए। यही है, एनएमओएस की दहलीज वोल्टेज पीएमओएस की दहलीज वोल्टेज के परिमाण के बराबर होगी, जो नीचे की अभिव्यक्ति द्वारा दी गई है।

V_TN = - वी_TP

जब इनपुट वोल्टेज (वी_in) NMOS ट्रांजिस्टर के थ्रेशोल्ड वोल्टेज से छोटा है, तो NMOS ट्रांजिस्टर बंद अवस्था में है। फिर, पीएमओएस सर्किट आउटपुट वोल्टेज को नियंत्रित करेगा (Vout) आपूर्ति किए गए वोल्टेज (VDD) के साथ। ग्राफ का एबी क्षेत्र इस ऑपरेशन का प्रतिनिधित्व करता है।

अब, जब इनपुट वोल्टेज V के अंतर से अधिक है_DD और थ्रेसहोल्ड वोल्टेज, तब PMOS लॉजिक सर्किट एक OFF स्थिति में प्रवेश करता है, और NMOS सक्रिय हो जाता है। फिर, NMOS आउटपुट वोल्टेज (V) को नियंत्रित करता है_आउट) ग्राउंड वोल्टेज के साथ जो 0 वी है।

ग्राफ का BC क्षेत्र संतृप्त NMOS का प्रतिनिधित्व करता है, और CD भाग दोनों ट्रांजिस्टर संतृप्त मोड में होता है। वी_INV इनपुट वोल्टेज मान है जिसके लिए इनपुट वोल्टेज आउटपुट वोल्टेज के बराबर होता है।

सावधान अवलोकन से, हम कह सकते हैं कि 0 से वी तक वोल्टेज स्वाइप के लिए परिवर्तन बहुत अधिक है_DD। यही कारण है कि CMOS इन्वर्टर लॉजिक डिज़ाइन के लिए एक सही इन्वर्टर है।

अब, जब इनपुट वोल्टेज V के बराबर है_INV, दोनों ट्रांजिस्टर संतृप्ति में हैं। पुल नेटवर्क (PUN) में V होगा_GS मूल्य =

V_GS वी =_in - वी_DD

या, वी_GS वी =_INV - वी_DD 

संतृप्ति क्षेत्र के लिए वर्तमान समीकरण निम्नानुसार है -

I_D = μ =W * (वी_GS - वी_TH )² / 2 एलडी

नेटवर्क को खींचने के लिए इस समीकरण को फिर से लिखा जा सकता है-

 I_{डीपीयू} = μ_pडब्ल्यू_pu * (वी_INV - वी_DD   - वी_THP)² / 2 डीएल_pu

नेटवर्क डाउन करने के लिए समीकरण होगा -

I_{डीपीडी} = μ_nडब्ल्यू_pd * (वी_INV - वी_{विचारधारा} )² / 2 डीएल_pd

विशेषताओं के अनुसार नाली की धारा का समीकरण -

μ_nडब्ल्यू_pd * (वी_INV - वी_{विचारधारा} )² / 2 डीएल_pd = μ_pडब्ल्यू_pu * (वी_INV - वी_DD   - वी_THP)² / 2 डीएल_pu

या, वी_INV - वी_DD   - वी_THP = - V (वी_INV - वी_{विचारधारा}); [μ = (μ)_n * ज़ू_pu / μ_p * ज़ू_pd) ^½]

या, वी_INV = (वी_DD + वी_THP + V * वी_{विचारधारा}) / (1 + +)

यदि VTHN = - VTHP, तो। 1 के रूप में आता है।

इसके अलावा, VINV VDD / 2 और के रूप में आता है

Z_pd : जेड_pu = μ_n : μ_p = ~ 2.5: 1

शक्ति का अपव्यय

सीएमओएस लॉजिक-सर्किट कम आवृत्ति के लिए एनएमओएस लॉजिक-सर्किट की तुलना में कम शक्ति को नष्ट कर देता है। सीएमओएस शक्ति अध: पतन सर्किट की स्विचिंग आवृत्ति के अनुसार स्विंग करता है।

शोर मार्जिन

शोर मार्जिन अधिकतम स्वीकार्य विचलन है जो शोर स्थितियों के तहत मुख्य विशेषता को बदलने के बिना हो सकता है। NML को लोअर लेवल के CMOS इन्वर्टर के लिए लॉजिकल थ्रेशोल्ड वोल्टेज और लॉजिक ZERO समकक्ष वोल्टेज के बीच अंतर के रूप में दिया जाता है। शोर मार्जिन को तर्क उच्च या वन समतुल्य वोल्टेज और उच्च स्तर के लिए तार्किक थ्रेशोल्ड वोल्टेज के बीच अंतर के रूप में वर्णित किया गया है।

CMOS दो इनपुट नंद और NOR गेट्स

NOR और NAND गेट्स को सार्वभौमिक लॉजिक गेट्स के रूप में जाना जाता है, जिसका उपयोग किसी भी लॉजिक समीकरण या किसी अन्य लॉजिक गेट्स को लागू करने के लिए किया जा सकता है। ये वीएलएसआई तकनीक के लिए सीएमओएस लॉजिक का उपयोग करते हुए दो सबसे अधिक निर्मित फाटक हैं। आइए हम CMOS तर्क का उपयोग करके दोनों फाटकों के कार्यान्वयन और डिजाइन पर चर्चा करें।

CMOS NOR गेट

एक NOR गेट को एक औंधा या गेट के रूप में वर्णित किया जा सकता है। NOR गेट की सत्य तालिका नीचे दी गई है, जहां A और B इनपुट हैं।

CMOS तकनीक का उपयोग करके एक NOR गेट भी लागू किया जा सकता है। इस डिजाइन में CMOS इन्वर्टर सर्किट काम में आता है। NOR ऑपरेशन को लागू करने के लिए एक समानांतर कनेक्शन में बेसिक CMOS NOT गेट के साथ एक पुल-डाउन नेटवर्क (ट्रांजिस्टर) जोड़ा जाता है। दो इनपुट NOR गेट्स के लिए, केवल एक पुल-डाउन नेटवर्क जोड़ा जाता है। अधिक संख्या में इनपुट शामिल करने के लिए, अधिक ट्रांजिस्टर जोड़े जाते हैं।

आपरेशन

CMOS का उपयोग करके तर्क कार्यान्वयन नीचे की छवि में दिखाया गया है। जब कोई भी इनपुट लॉजिक हाई या लॉजिक वन होता है, तो जमीन पर आने वाला रास्ता बंद हो जाता है। आउटपुट लॉजिक ZERO होगा।

जब दोनों इनपुटों में हाई वोल्टेज या लॉजिक - वन वैल्यू मिलता है, तो आउटपुट वैल्यू लॉजिक हाई या वन होगा। तार्किक थ्रेशोल्ड वोल्टेज एक इन्वर्टर के थ्रेशोल्ड वोल्टेज के बराबर होगा। यही कारण है कि CMOS का उपयोग करके NOR तर्क प्राप्त किया जा सकता है।

CMOS NAND गेट

एक NAND गेट को एक औंधा और गेट के रूप में वर्णित किया जा सकता है। एनएएनडी गेट की सच्चाई तालिका नीचे दी गई है, जहां ए और बी इनपुट हैं।

CMOS तकनीक का उपयोग करके एक NAND गेट भी लागू किया जा सकता है। इस डिजाइन में CMOS इन्वर्टर सर्किट भी काम में आता है। श्रृंखला में एक पुल-डाउन नेटवर्क (ट्रांजिस्टर) और NAND ऑपरेशन को कार्यान्वित करने के लिए बेसिक CMOS NOT गेट के साथ एक घटता मोड ट्रांजिस्टर जोड़ा जाता है। दो इनपुट नंद द्वार के लिए, केवल एक ट्रांजिस्टर जोड़ा जाता है। अधिक संख्या में इनपुट शामिल करने के लिए, श्रृंखला कनेक्शन में अधिक ट्रांजिस्टर जोड़े जाते हैं।

आपरेशन

CMOS का उपयोग करके तर्क कार्यान्वयन उपरोक्त छवि में दिखाया गया है। जब दोनों इनपुट तर्क शून्य हैं, तो दोनों NMOS ट्रांजिस्टर ऑफ़ स्थिति में हैं, जबकि दोनों PMOS ट्रांजिस्टर ON स्थिति में हैं। आउटपुट VDD से कनेक्ट हो जाता है, और यह है कि आउटपुट तर्क एक या उच्च मूल्य प्रदान करता है।

जब इनपुट ए को इनपुट के रूप में एक उच्च मूल्य मिलता है, और इनपुट बी को कम मूल्य मिलता है, उलटा एनएमओएस चालू स्थिति में जाता है, और कम एनएमओएस ऑफ स्थिति में जाता है। ग्राउंड कनेक्शन आउटपुट आउटपुट के साथ स्थापित नहीं किया जा सकता है। इस हालत में, बाएं PMOS ON हो जाता है, जबकि दाएँ PMOS OFF स्थिति में रहता है। वीडीडी आउटपुट के माध्यम से एक रास्ता खोजता है और एक उच्च आउटपुट मूल्य या तर्क 1 प्रदान करता है।

जब इनपुट B को इनपुट के रूप में एक उच्च मूल्य मिलता है, और इनपुट A को कम मूल्य मिलता है, उल्टा NMOS OFF स्थिति में जाता है, और NMOS को कम स्थिति में जाता है। ग्राउंड कनेक्शन आउटपुट आउटपुट के साथ स्थापित नहीं किया जा सकता है। इसके अलावा, इस स्थिति में, बाएं PMOS को बंद कर दिया जाता है, जबकि दायां PMOS ON स्थिति में चला जाता है। वीडीडी आउटपुट के माध्यम से एक रास्ता खोजता है और एक उच्च आउटपुट मूल्य या तर्क 1 प्रदान करता है।

अंतिम तर्क के लिए, जब दोनों इनपुट उच्च इनपुट वोल्टेज या तर्क एक मान प्राप्त करते हैं, दोनों NMOS ट्रांजिस्टर चालू स्थिति में हैं। दोनों पीएमओएस ट्रांजिस्टर ऑफ राज्य में हैं, जो आउटपुट से जुड़ने के लिए ग्राउंड वोल्टेज के लिए एक रास्ता प्रदान करते हैं। इस प्रकार आउटपुट तर्क शून्य या आउटपुट के रूप में कम मूल्य प्रदान करता है।

अधिक इलेक्ट्रॉनिक्स से संबंधित लेख और वीएलएसआई डिजाइन प्रवाह के लिए यहां क्लिक करे

सुदीप्त रॉय

नमस्ते, मैं सुदीप्त रॉय हूं। मैंने इलेक्ट्रॉनिक्स में बी.टेक किया है। मैं इलेक्ट्रॉनिक्स उत्साही हूं और वर्तमान में इलेक्ट्रॉनिक्स और संचार के क्षेत्र के लिए समर्पित हूं। मुझे एआई और मशीन लर्निंग जैसी आधुनिक तकनीकों की खोज में गहरी रुचि है। मेरा लेखन सभी शिक्षार्थियों को सटीक और अद्यतन डेटा प्रदान करने के लिए समर्पित है। किसी को ज्ञान प्राप्त करने में मदद करने से मुझे बहुत खुशी मिलती है।
आइए लिंक्डइन के माध्यम से जुड़ें -