वीएलएसआई: परिभाषा, डिजाइन, महत्वपूर्ण नियम और स्केलिंग

ए। वीएलएसआई क्या है?

वीएलएसआई के बारे में जानने के लिए, हमें आईसी या इंटीग्रेटेड सर्किट के बारे में जानना होगा। एक आईसी एक चिप या एक प्रक्रिया पैकेज है जिसमें लाखों की संख्या में ट्रांजिस्टर या डिजिटल सर्किट होते हैं।

वीएलएसआई या बहुत बड़े पैमाने पर एकीकरण ट्रांजिस्टर को शामिल करने की प्रक्रिया को संदर्भित करता है (विशेषकर MOS ट्रांजिस्टर) आईसी बनाने के लिए।

वीएलएसआई उपकरणों में हजारों लॉजिक गेट होते हैं। वे बड़ी मेमोरी एरेज़ बनाने में मदद करते हैं। सरणियों का उपयोग किया जाता है माइक्रोकंट्रोलर और माइक्रोप्रोसेसर। मानक वीएलएसआई डिजाइनिंग तकनीक में एकल चिप में 104 से 109 घटकों को शामिल करना संभव है।

इतिहास और वीएलएसआई की पृष्ठभूमि

बहुत पहले ट्रांजिस्टर का आविष्कार वर्ष 1947 में बेल लेबोरेटरीज में जे। बार्डन, डब्ल्यू। शॉकले, डब्ल्यू। ब्राटेन द्वारा किया गया था। वर्ष 1956 में आविष्कार के लिए सभी तीन वैज्ञानिकों को महान मिला। समय और तकनीक में प्रगति के साथ ट्रांजिस्टर का आकार कम हो गया।

जैक किल्बी और रॉबर्ट नॉयस आईसी के विचार के साथ आए जहां घटक एक चिप के भीतर जुड़े होते हैं। इससे मदद मिली गति बढ़ाने के लिए इंजीनियर विभिन्न सर्किटों के संचालन के बारे में।

मूर का नियम: वर्ष 1998 में, इंटेल कॉर्पोरेशन के सह-संस्थापक गॉर्डन मूर ने एक एकीकृत सर्किट में घटकों की संख्या पर एक प्रवृत्ति की भविष्यवाणी की।

उन्होंने भविष्यवाणी की कि -

"एक माइक्रोचिप के अंदर ट्रांजिस्टर संख्या हर दो साल में दोगुनी हो जाती है"।

कुछ अपवादों के साथ प्रवृत्ति का पालन किया जाता है।

750px Moores Law Transistor Count 1970 2020
Graph showing how the world has followed Moor’s Law, Image Credit – Max Roser, Hannah Ritchie, मूर का नियम ट्रांजिस्टर गणना 1970-2020सीसी द्वारा 4.0

एकीकृत सर्किट की प्रगति से बहुत बड़े पैमाने पर एकीकरण या वीएलएसआई प्रौद्योगिकी की खोज होती है। वीएलएसआई का आविष्कार होने से पहले, कदम के रूप में अन्य प्रौद्योगिकियां थीं। उनकी चर्चा नीचे की गई है।

  • लघु उद्योग या लघु उद्योग एकीकरण: इस प्रकार के इंटीग्रेटेड सर्किट में दस से कम लॉजिक गेट होते हैं। इन आईसी गेटों में एक पैकेज से जुड़े कई गेट या फ्लिप-फ्लॉप हैं।
  • MSI या मध्यम स्केल एकीकरण: इन पैकेजों में दस से हजार लॉजिक गेट होते हैं। MSI IC बुनियादी लॉजिक गेट उत्पन्न कर सकते हैं। लॉजिक गेट्स का उपयोग अनुक्रमिक और संयोजन सर्किट बनाने के लिए किया जा सकता है जैसे - मक्स-डेमक्स, एन्कोडर्स-डिकोडर्स, लैच, फ्लिप फ्लॉप, रजिस्टर, आदि
  • LSI या बड़े पैमाने पर एकीकरण: LSI इकाइयों में एक सौ से अधिक द्वार होते हैं। LSI IC अधिक जटिल सर्किट संरचनाएं बनाता है जैसे - कैलकुलेटर, मिनी-कंप्यूटर, आदि।
  • वीएलएसआई या बहुत बड़े पैमाने पर एकीकरण: हजारों लॉजिक गेट शामिल हैं।
  • ULSI या अल्ट्रा बड़े पैमाने पर एकीकरण: एक एकल चिप में 10 ^ 9 से अधिक घटक होते हैं।

परिवर्तन का अवलोकन नीचे दिया गया है।

VLSI DIFFERENT SCALINGS
स्केल-इंटीग्रेशन डिज़ाइन के लिए अलग-अलग रेंज (मानक वीएलएसआई डिज़ाइन में> आईसी प्रति 10000 गेट का उपयोग किया जाता है)

VHDL डिजाइन के बारे में जानने के लिए यहां क्लिक करें!

सी। वीएलएसआई डिजाइन

वीएलएसआई डिज़ाइन में कई भाग होते हैं। इसे सर्किट के सही और सही भौतिक, संरचनात्मक और व्यवहारिक प्रतिनिधित्व की आवश्यकता है। एक अच्छी कलाकृति प्रणाली बनाने के लिए निरर्थक और दोहराव वाली जानकारी को छोड़ दिया जाता है। यह ग्राफिकल डिजाइन विवरण और घटकों और अंतर्संबंधों के प्रतीकात्मक प्रतिनिधित्व का उपयोग करके प्राप्त किया जाता है।

वीएलएसआई आर्किटेक्चर एन-चैनल एमओएस क्षेत्र-प्रभाव ट्रांजिस्टर और पूरक एमओएस का उपयोग करते हैं। पूरक एमओएस या सीएमओएस को एन-चैनल और पी-चैनल एमओएस एफईटी दोनों एक ही सब्सट्रेट में गढ़े जाने की आवश्यकता है।

1980 के दशक में, पैकेज घनत्व को बढ़ाने की मांग बढ़ी और इसने NMOS ICs की बिजली की खपत को प्रभावित किया। बिजली की खपत इतनी अधिक हो गई कि बिजली के अपव्यय ने एक गंभीर समस्या उत्पन्न कर दी। समस्या को हल करने के लिए, CMOS तकनीक एक समाधान के रूप में उभरा।

CMOS उच्च इनपुट प्रतिबाधा, उच्च शोर मार्जिन और द्विदिश संचालन प्रदान करता है। इसलिए यह एक स्विच की तरह आसानी से काम करता है।

Xilinx का उपयोग करके VHDL को लागू करें ... यहां अपना पहला प्रोजेक्ट बनाना शुरू करें!

वीएलएसआई डिजाइन में डी। ट्रांजिस्टर

धातु ऑक्साइड सेमीकंडक्टर फील्ड इफ़ेक्ट ट्रांजिस्टर या MOSFET उच्च-घनत्व वाले VLSI चिप्स में प्रमुख घटक है।

वीएलएसआई में एफईटी का उपयोग क्यों किया जाता है?

FET या फील्ड इफेक्ट ट्रांजिस्टर ट्रांजिस्टर का संभवत: सबसे सरल रूप हैं। एफईटी का उपयोग एनालॉग और डिजिटल दोनों अनुप्रयोगों में व्यापक रूप से किया जाता है। उन्हें इनपुट प्रतिरोध और छोटे क्षेत्र और आकार के एक बड़े मूल्य द्वारा अलग किया जाता है, और उनका उपयोग कम बिजली की खपत के साथ सर्किट बनाने के लिए किया जा सकता है। यही कारण है कि वे व्यापक रूप से बहुत बड़े पैमाने पर एकीकरण में उपयोग किए जाते हैं।

सीएमओएस और एन-चैनल एमओएस का उपयोग उनकी शक्ति दक्षता के लिए किया जाता है।

NMOS ट्रांजिस्टर के लक्षण

1024px IGFET N Ch Enh Labelled.svg 1
NMOS FET का प्रतीकात्मक प्रतिनिधित्व, छवि स्रोत - अनाम, IGFET N-Ch Enh लेबल किया गयासार्वजनिक डोमेन के रूप में चिह्नित किया गया है, और अधिक विवरण विकिमीडिया कॉमन्स

एक NMOS क्षेत्र प्रभाव ट्रांजिस्टर को ऊपर की छवि में नाली वर्तमान और टर्मिनल वोल्टेज अभ्यावेदन के साथ दिखाया गया है। NMOS FET के लिए, स्रोत और ड्रेन टर्मिनल सममित (द्विदिश) हैं।

जब गेट टर्मिनल पर कोई शुल्क नहीं होता है, तो नाली से स्रोत पथ एक खुले स्विच के रूप में कार्य करता है। जैसा कि एक पतली ऑक्साइड परत फाटक को सब्सट्रेट से अलग करती है, यह एक समाई मूल्य देती है। जब गेट टर्मिनल ने पर्याप्त सकारात्मक चार्ज जमा किया, तो वोल्टेज वीGS एक दहलीज वोल्टेज V से अधिक हैTH। इस प्रकार, नाली और स्रोत के बीच एक संवाहक पथ देने के लिए क्षेत्र के नीचे के क्षेत्र में इलेक्ट्रॉनों को आकर्षित किया जाता है।

गेट वोल्टेज एन्हांसमेंट मोड ऑपरेशन में प्रवेश करके चैनल चालकता को बढ़ाता है। वीTH ~ = 0.2 वीDD VTH देता है।

इस प्रकार के एफईटी के लिए बहुमत वाहक छेद है। जब स्रोत वोल्टेज या वी के लिए सकारात्मक द्वारGS V से छोटा हैTHबहुमत वाहक या छेद सब्सट्रेट में repelled हैं। अब, पी-प्रकार की सतह पर कोई वाहक नहीं है। घट क्षेत्र होने के कारण कोई करंट नहीं है।

अब, जब गेट टू सोर्स वोल्टेज थ्रेशोल्ड वोल्टेज से अधिक हो जाता है, तो अल्पसंख्यक वाहक की एक स्वस्थ मात्रा सतह पर आकर्षित हो जाती है (जो हमारे मामले में इलेक्ट्रॉन है)। इस प्रकार, स्रोत और नाली टर्मिनल के बीच एक चैनल उलटा परत से बनता है। 

नीचे दी गई अभिव्यक्ति नाली वर्तमान आईडी देती है।

ID = चैनल में प्रेरित प्रभार (क्यू) / पारगमन समय (in)

चार्ज ट्रांजिट टाइम τ एक चार्ज कैरियर द्वारा स्रोत टर्मिनल से नाली टर्मिनल तक चैनल को पार करने में लगने वाला समय है। वी के छोटे मूल्य के लिएDS,

τ = स्रोत दूरी (L) / इलेक्ट्रॉन बहाव वेग (v) के लिए नालीd) = एल / μ ई = एल2 / वीDS μ

E विद्युत क्षेत्र है और इसे दिया जाता है, ई = वीDs / एल।

μ इलेक्ट्रॉन गतिशीलता है। हमने पहले कहा है कि एक कैपेसिटेंस वैल्यू है जो उत्पन्न करता है। समाई C = εA / D = LWL / D के रूप में दी जाती है

W चौड़ाई है, जबकि D, डाई-ऑक्साइड परत की मोटाई है। itt ऑक्साइड परत की पारगम्यता का प्रतिनिधित्व करता है। सिलिकॉन डि-ऑक्साइड के लिए, di / ide का अनुपात0 इस प्रकार है 4. पारगमन में प्रभार है -

क्यू = सी (वीGS - वीTH - वीDS/ 2) = (εWL / D) * (V)GS - वीTH - वीDS/ 2)

नाली वर्तमान के रूप में दी गई है - आईडी = क्यू / as = (μ /W / LD) * (वीGS - वीTH - वीDS/ २) वीDS

प्रतिरोध R = VDS / ID = LD / [μ *W * (V) होगाGS - वीTH - वीDS/ 2)]

NMOS ट्रांजिस्टर की आउटपुट विशेषताओं को नीचे दिए गए ग्राफ़ में दिखाया गया है।

वीएलएसआई डिजाइन
एनएमओएस ट्रांजिस्टर की आउटपुट विशेषताएं

संतृप्ति क्षेत्र में, नाली की धारा निम्नानुसार प्राप्त की जाती है -

आईडी = (μ =W / 2LD) (वीGS - वीTH)2

NMOS ट्रांजिस्टर को थ्रेशोल्ड वोल्टेज VTH <= 0. के मानों के साथ भी गढ़ा जा सकता है। ट्रांजिस्टर को रिक्लेक्शन-मोड डिवाइस कहा जाता है।

ई। वीएलएसआई डिजाइन नियम

वीएलएसआई डिजाइनिंग के कुछ बुनियादी नियम हैं। नियम विशेष रूप से कुछ ज्यामितीय विनिर्देश हैं जो लेआउट मास्क के डिजाइन को सरल बनाते हैं। नियम न्यूनतम आयामों, लाइन लेआउट और अन्य ज्यामितीय उपायों के लिए विवरण प्रदान करते हैं जो कि निश्चित वितरण विशेषज्ञता की सीमा से प्राप्त होते हैं।

ये नियम डिजाइनर को सबसे छोटे संभव क्षेत्र में एक सर्किट डिजाइन करने में मदद करते हैं जो प्रदर्शन और विश्वसनीयता के साथ समझौता किए बिना भी है।

डिजाइन नियमों के दो सेट हैं।

  • माइक्रोन का नियम - यह नियम कार्यान्वयन बाधाओं के आसपास विकसित होता है जैसे - न्यूनतम सुविधा आकार, सबसे छोटी स्वीकार्य सुविधा पृथक्करण। माइक्रो-मीटर रेंज के संबंध में उन्हें उद्धृत किया गया है।
  • लैम्ब्डा पर आधारित डिजाइन नियम: लेआउट में दूरी पर आने वाली बाधाओं को प्राथमिक लंबाई इकाई लैम्ब्डा के संदर्भ में व्यक्त किया जाता है। नियम उद्योग-मानक माइक्रोन नियमों को सरल बनाने के लिए विकसित किए गए थे। यह विभिन्न प्रक्रियाओं के लिए क्षमता को स्केल करने की अनुमति देता है। लंबाई इकाई लैम्ब्डा वह दूरी है जिसके द्वारा एक परत की ज्यामितीय विशेषता एक और परत के साथ ओवरलैप हो सकती है, और प्रक्रिया प्रौद्योगिकी की सीमाओं द्वारा निर्धारित की जाती है।

यदि लंबाई इकाई लंबोदर है, तो सभी चौड़ाई, स्पेसिंग और दूरी को m * लंबा के रूप में व्यक्त किया जाता है। एम स्केलिंग फैक्टर है। विसरित क्षेत्र में न्यूनतम 2 लंबोदर का स्केलिंग कारक होता है। सुरक्षित अंगूठे के नियम के अनुसार, विसरित क्षेत्र, जो असंबद्ध हैं, में 3 लंबोदर का अलगाव होता है। धातु लाइनों में मानक वीएलएसआई डिज़ाइन में 3 लंबोदा की न्यूनतम चौड़ाई और पृथक्करण होता है।

वीएलएसआई डिजाइन में एफ स्केलिंग

प्रौद्योगिकी में प्रगति हमें उपकरणों के आकार को कम करने की अनुमति देती है। आकार में कमी की इस प्रक्रिया को स्केलिंग के रूप में जाना जाता है। वीएलएसआई डिज़ाइन को स्केल करने का मुख्य लाभ यह है कि, जब एक एकीकृत प्रणाली के आयामों को कम आकार में बढ़ाया जाता है, तो सर्किट के समग्र प्रदर्शन में सुधार होता है। स्केलिंग के अन्य उद्देश्य हैं - बड़ा पैकेज घनत्व, अधिक निष्पादन गति, कम डिवाइस लागत।

सबसे ज्यादा इस्तेमाल होने वाले स्केलिंग मॉडल में से कुछ हैं -

  1. लगातार इलेक्ट्रिक फील्ड स्केलिंग
  2. लगातार वोल्टेज स्केलिंग।

निरंतर विद्युत क्षेत्र के लिए, गैर-प्रभाव को समाप्त कर दिया जाता है क्योंकि सर्किट का विद्युत क्षेत्र समान रहता है। वीएलएसआई डिज़ाइन में स्केलिंग को समझने के लिए, हम दो मापदंडों को α और in के रूप में लेते हैं। निरंतर विद्युत क्षेत्र के लिए, β = α और वोल्टेज स्केलिंग के लिए, 1 = XNUMX।

अधिक इलेक्ट्रॉनिक्स से संबंधित लेख के लिए यहां क्लिक करे