39 महत्वपूर्ण वीएलएसआई, वीएचडीएल और वेरिलॉग साक्षात्कार प्रश्नोत्तर

वीएलएसआई, वीएचडीएल, वेरिलोग साक्षात्कार प्रश्न

1. VHDL का पूरा कार्यकाल दें।

  1. बहुत उच्च परिभाषा भाषा
  2. बहुत उच्च गति एकीकरण हार्डवेयर विवरण भाषा
  3. बहुत उच्च विवरण भाषा
  4. बहुत उच्च गति स्केलिंग हार्डवेयर का वर्णन भाषा

उत्तर: 2) बहुत उच्च गति एकीकरण हार्डवेयर विवरण भाषा

बुनियादी VHDL ट्यूटोरियल के लिए, यहाँ क्लिक करें!

2. द्वि-पूरक धातु ऑक्साइड सेमीकंडक्टर नॉर गेट के निर्माण के लिए मेटल ऑक्साइड फाइलेड इफेक्ट ट्रांजिस्टर की संख्या की आवश्यकता है, जिसमें दो इनपुट हैं?

  1. 5 एमओएसएफईटी
  2. 6 एमओएसएफईटी
  3. 7 एमओएसएफईटी
  4. 8 एमओएसएफईटी

उत्तर: 3) 7 एमओएसएफईटी

"कैसे एक तर्क गेट VLSI में डिज़ाइन किया गया है?" जवाब ढूंढे यहाँ!

3. यदि बिजली की आपूर्ति वोल्टेज बढ़ जाती है, तो 'देरी' का क्या प्रभाव पड़ता है?

  1. बढ़ जाती है
  2. कम हो जाती है
  3. एक ही रहता है
  4. देरी का बिजली आपूर्ति से कोई लेना-देना नहीं है।

उत्तर: 2) घटता है

4. जो वीएलएसआई डिजाइन के बारे में सच है?

  1. वीएलएसआई एक अनुक्रमिक प्रक्रिया है जिसमें फीडबैक लूप होते हैं।
  2. वीएलएसआई एक समानांतर प्रक्रिया है जिसमें कोई प्रतिक्रिया नहीं होती है।
  3. वीएलएसआई अनुक्रमिक और समानांतर प्रक्रिया दोनों है जिसमें फीडबैक लूप हैं।
  4. वीएलएसआई एक अनुक्रमिक प्रक्रिया है जिसमें कोई प्रतिक्रिया नहीं होती है।

उत्तर: 3) वीएलएसआई अनुक्रमिक और समानांतर प्रक्रिया दोनों है जिसमें फीडबैक लूप हैं।

वेरिलोग साक्षात्कार प्रश्न और वीएलएसआई डिजाइन जैसे अन्य विषय के बारे में अधिक जानकारी के लिए, इसे देखो!

5. वीएलएसआई डिजाइन में सीएडी टूल्स का उपयोग क्या है?

  1. यह वीएलएसआई डिजाइन को स्वचालित करता है।
  2. यह डिजाइन चक्र समय को कम करता है।
  3. यह त्रुटियों की संभावना को कम करता है।
  4. ऊपर के सभी।

उत्तर: 4) उपरोक्त सभी।

6. FPGA आधारित डिजाइन के लिए किस प्रकार का उत्पाद अधिक उपयुक्त है?

  1. बड़े पैमाने पर उत्पाद विकास।
  2. हाई स्पीड एप्लीकेशन।
  3. प्रोटोटाइप विकास।
  4. कम बिजली अनुप्रयोगों।

उत्तर: 3) प्रोटोटाइप विकास।

वेरिलॉग क्या है? सिस्टम वेरिलॉग क्या है? और अन्य वेरिलोग साक्षात्कार प्रश्न और उत्तर हैं यहाँ!

7. इंटरकनेक्ट देरी और गेट देरी के बीच क्या संबंध है?

  1. संबंध प्रौद्योगिकी पर निर्भर है।
  2. गेट देरी हमेशा इंटरकनेक्ट देरी से अधिक होती है।
  3. गेट की देरी से हमेशा इंटरकनेक्ट की देरी।
  4. वे एक ही हैं।

उत्तर: 1) संबंध प्रौद्योगिकी पर निर्भर है।

8. राज्य सत्य या असत्य

बयान: Y चार्ट के लिए, केंद्र से परिधि में ले जाने पर डिज़ाइन की जानकारी का विवरण बढ़ जाता है।

  1. यह सच है
  2. झूठा

उत्तर: (२)। असत्य

9. एक छोटा चैनल उपकरण क्यों पसंद किया जाता है?

  1. यह निर्माण के लिए आसान है।
  2. इसमें बिजली की खपत कम होती है।
  3. इसकी उच्च गति है।
  4. इसकी बेहतर आउटपुट विशेषताएँ हैं।

उत्तर: 3) इसकी उच्च गति है।

10. MOSFET के सबथ्रेशोल्ड ऑपरेशन के आवेदन कहां मिलते हैं?

  1. यादें।
  2. आरोपित डिवाइस को चार्ज करें।
  3. बायोमेडिकल एप्लिकेशन।
  4. इनमे से कोई भी नहीं।

उत्तर: 3) बायोमेडिकल एप्लिकेशन।

IMG24

अपना पहला बनाएं VHDL परियोजना!

यहाँ क्लिक करें!

वीएलएसआई, वीएचडीएल, वेरिलोग साक्षात्कार प्रश्न, छवि - 1

11. MOSFET और गेट से सोर्स वोल्टेज (Vgs) के बीच संबंध क्या है?

  1. वीजीएस के साथ ओ-प्रतिरोध रैखिक रूप से बढ़ता है।
  2. ऑन-प्रतिरोध रैखिक Vgs के साथ घट जाती है।
  3. वीजीएस के साथ ओपी-प्रतिरोध तेजी से बढ़ता है।
  4. गैर-रेखीय गैर-प्रतिरोध Vgs के साथ घट जाती है।

उत्तर: 4) वीजीएस के साथ गैर-रेखीय गैर-रेखीय रूप से घट जाती है।

12. एक EMOSFET की दहलीज वोल्टेज क्या है?

  1. 0 वी के बराबर।
  2. से कम 0 वी।
  3. 0 वी से अधिक।
  4. इनमे से कोई भी नहीं।

उत्तर: ३) ० वि। से अधिक।

13. विषम को बाहर निकालें।

  1. चैनल लंबाई मॉडुलन
  2. सबथ्रेशल्ड कंडक्शन
  3. गर्म वाहक प्रभाव।
  4. शरीर का प्रभाव

उत्तर: 4) शारीरिक प्रभाव। (अन्य सभी विकल्प 2 हैंnd आदेश प्रभाव)।

14. निरंतर वोल्टेज स्केलिंग के लिए डोपिंग घनत्व कैसे बदलता है?

  1. के कारक से बढ़ता है
  2. S2 के एक कारक से बढ़ता है।
  3. एस के लिए एक कारक से घट जाती है।
  4. S2 के लिए एक कारक से घटता है।

उत्तर: 2) s2 के कारक से बढ़ता है।

15. पूर्ण स्केलिंग के लिए बिजली अपव्यय कैसे होता है?

  1. के कारक से बढ़ता है
  2. S2 के एक कारक से बढ़ता है।
  3. एस के लिए एक कारक से घट जाती है।
  4. S2 के लिए एक कारक से घटता है।

उत्तर: 3) s2 के कारक से घटता है।

16. निरंतर वोल्टेज स्केलिंग के लिए बिजली अपव्यय कैसे होता है?

  1. के कारक से बढ़ता है
  2. S2 के एक कारक से बढ़ता है।
  3. एस के लिए एक कारक से घट जाती है।
  4. S2 के लिए एक कारक से घटता है।

उत्तर: 1) एस के एक कारक से बढ़ता है।

17. EMOSFET लोड पर कमी भार NMOSFET इन्वर्टर का मुख्य लाभ क्या है?

  1. कम बिजली अपव्यय
  2. आसान निर्माण प्रक्रिया
  3. तेज Vtc संक्रमण और बेहतर शोर मार्जिन।
  4. इनमे से कोई भी नहीं।

उत्तर: 3) तेज Vtc संक्रमण और बेहतर शोर मार्जिन।

18. MOSFET में गेट के लिए पॉलीसिलिकॉन का उपयोग क्यों किया जाता है?

  1. क्योंकि यह एक अर्द्ध धातु है।
  2. क्योंकि इसमें सिलिकॉन के साथ जाली का मिलान होता है
  3. क्योंकि इसे बनाना आसान है।
  4. इनमे से कोई भी नहीं।

उत्तर: 2) क्योंकि इसमें सिलिकॉन के साथ जाली का मेल है।

19. राज्य सत्य या असत्य

बयान: पूर्ण स्केलिंग में, विद्युत क्षेत्र का परिमाण स्थिर होता है।

  1. यह सच है
  2. झूठा

उपाय: (१)। सच

20. MOSFET इन्वर्टर के संबंध में कौन सा कथन सही है?

  1. एक PMOSFET और एक अवरोधक को MOSFET इन्वर्टर लागू करने की आवश्यकता होती है।
  2. एक NMOSFET और एक अवरोधक को MOSFET इन्वर्टर लागू करने की आवश्यकता होती है।
  3. दो PMOSFETs।
  4. दो NMOSFETs।

उत्तर: 2) MOSFET इन्वर्टर को लागू करने के लिए एक NMOSFET और एक रेसिस्टर की आवश्यकता होती है।

चित्र 23 1

अपना पहला वेरिलॉग प्रोजेक्ट बनाएँ!

यहाँ क्लिक करें!

वीएलएसआई, वीएचडीएल, वेरिलोग साक्षात्कार प्रश्न, छवि - 2

21. किन कारकों पर, CMOS इन्वर्टर की शक्ति का अपव्यय निर्भर करता है?

  1. आपूर्ति की गई वोल्टेज।
  2. NMOSFET की चैनल चौड़ाई।
  3. PMOSFET की चैनल चौड़ाई।
  4. ऊपर के सभी।

उत्तर: 1) आपूर्ति वोल्टेज

22. राज्य सत्य या असत्य

बयान: पीएमओएस ट्रांजिस्टर एक CMOS इन्वर्टर में पुल-अप नेटवर्क के रूप में कार्य करता है।

  1. यह सच है
  2. झूठा

उपाय: (१)। सच

23. वर्तमान दर्पण सर्किट की आदर्श स्थिति को विचलित करने के लिए निम्नलिखित में से किस प्रभाव का कोई योगदान नहीं है?

  1. DIBL प्रभाव।
  2. दो ट्रांजिस्टर के बीच थ्रेसहोल्ड ऑफसेट
  3. चैनल लंबाई मॉडुलन
  4. अपूर्ण ज्यामितीय मिलान।

उत्तर: 1) DIBL प्रभाव।

24. ASIC सेल लाइब्रेरी में क्या होता है?

  1. कोशिकाओं का भौतिक लेआउट
  2. कोशिकाओं का रूटिंग मॉडल
  3. कोशिकाओं का समय मॉडल
  4. ऊपर के सभी।

उत्तर: 1) कोशिकाओं का भौतिक लेआउट।

25. एक गेट के माध्यम से सबसे कम प्रसार देरी क्यों होती है?

  1. कारण - मजबूत ट्रांजिस्टर, उच्च तापमान, उच्च वोल्टेज।
  2. के कारण – मजबूत ट्रांजिस्टर, कम तापमान, उच्च वोल्टेज।
  3. कारण - कमजोर ट्रांजिस्टर, उच्च तापमान, उच्च वोल्टेज।
  4. कारण - कमजोर ट्रांजिस्टर, कम तापमान, कम वोल्टेज।

उत्तर: 3) कारण - कमजोर ट्रांजिस्टर, उच्च तापमान, उच्च वोल्टेज।

26. वीएलएसआई लॉजिक डिज़ाइन के बारे में निम्नलिखित में से कौन सा सही है?

  1. वीएलएसआई क्षेत्र और देरी को कम करता है
  2. वीएलएसआई देरी की कीमत पर क्षेत्र को कम करता है
  3. वीएलएसआई क्षेत्र को कम करके गति को अधिकतम करता है
  4. वीएलएसआई क्षेत्र को कम करके देरी को कम करता है

उत्तर: 2) वीएलएसआई देरी की कीमत पर क्षेत्र को कम करता है।

27. हार्ड मैक्रो क्या है?

  1. लचीला ब्लॉक
  2. फिक्स्ड ब्लॉक
  3. एक निश्चित पहलू अनुपात के साथ लचीला ब्लॉक
  4. एक लचीला पहलू अनुपात के साथ लचीला ब्लॉक

उत्तर: 2) फिक्स्ड ब्लॉक

28. राज्य सत्य या असत्य

बयान: SPICE का पूर्ण रूप है - इंटीग्रेटेड सर्किट इम्फैसिस वाला सिमुलेशन प्रोग्राम।

  1. यह सच है
  2. झूठा

उपाय: (१)। सच

29. सीएमओएस तुलनित्र के समतुल्य परिपथ क्या है?

  1. असंपीड़ित CMOS OPAMP।
  2. सेंसिड सीएमपी ओपेंप।
  3. आंशिक रूप से संकलित CMOS OPAMP।
  4. उपरोक्त में से कोई भी सत्य नहीं है।

उत्तर: 1) असंपीड़ित CMOS OPAMP।

30. स्विच्ड कैपेसिटर और घड़ी की आवृत्ति के बराबर प्रतिरोध के बीच क्या संबंध है?

  1. प्रतिरोध घड़ी की आवृत्ति के लिए आनुपातिक है।
  2. प्रतिरोध घड़ी की आवृत्ति के विपरीत आनुपातिक है।
  3. प्रतिरोध घड़ी आवृत्ति के वर्ग के लिए आनुपातिक है।
  4. प्रतिरोध घड़ी की आवृत्ति के वर्ग के विपरीत आनुपातिक है।

उत्तर: 2) प्रतिरोध घड़ी की आवृत्ति के विपरीत आनुपातिक है।

वीएलएसआई 1

30 सबसे महत्वपूर्ण और अक्सर पूछे जाने वाले प्रश्न वीएलएसआई साक्षात्कार प्रश्न! यहाँ क्लिक करें!

वीएलएसआई, वीएचडीएल, वेरिलोग साक्षात्कार प्रश्न, छवि - 3

31. स्विच्ड कैपेसिटर और कैपेसिटेंस के बराबर प्रतिरोध के बीच क्या संबंध है?

  1. प्रतिरोध समाई के लिए आनुपातिक है।
  2. प्रतिरोध समाई के विपरीत आनुपातिक है।
  3. प्रतिरोध समाई के वर्ग के आनुपातिक है।
  4. प्रतिरोध समाई के वर्ग के व्युत्क्रमानुपाती होता है।

उत्तर: 2) प्रतिरोध समाई के व्युत्क्रमानुपाती होता है।

32. डिफ्यूजन करंट द्वारा वर्चस्व की स्थिति क्या है?

  1. मजबूत उलटा
  2. कमजोर उलटा
  3. दोनों मजबूत और कमजोर उलटा।
  4. निर्धारित नहीं किया जा सकता है।

उत्तर: 2) कमजोर उलटा।

33. बहाव धारा द्वारा वर्चस्व के लिए क्या स्थिति है?

  1. मजबूत उलटा
  2. कमजोर उलटा
  3. दोनों मजबूत और कमजोर उलटा।
  4. निर्धारित नहीं किया जा सकता है।

उत्तर: 1) मजबूत उलटा।

34. राज्य सत्य या असत्य

बयान: कैसकोड वर्तमान दर्पण में, आउटपुट प्रतिरोध बढ़ जाता है।

  1. यह सच है
  2. झूठा

उपाय: (१)। सच

35. राज्य सत्य या असत्य

बयान: एक वर्तमान दर्पण सर्किट को वर्तमान एम्पलीफायर के रूप में उपयोग किया जा सकता है (W / L) दर्पण और स्रोत के अनुपात को बढ़ाकर

  1. यह सच है
  2. झूठा

उपाय: (१)। सच

36. PDN में NMOS के कौन से कनेक्शन हैं, और शर्तों को महसूस करने में मदद करते हैं?

  1. कैस्केड कनेक्शन
  2. विरोधी समानांतर कनेक्शन
  3. श्रृंखला कनेक्शन
  4. समानांतर कनेक्शन

उत्तर: 3) श्रृंखला कनेक्शन

37. किस प्रकार के ट्रांजिस्टर तर्क-उच्च मूल्य को पूरी तरह से पारित कर सकते हैं, लेकिन तर्क-कम मूल्य नहीं?

  1. एनएमओएसएफईटी
  2. पीएमओएसएफईटी
  3. CMOS
  4. इनमे से कोई भी नहीं

उत्तर: 2) पीएमओएसएफईटी

38. एक XOR गेट को डिजाइन करने के लिए आवश्यक ट्रांजिस्टर की न्यूनतम संख्या क्या है?

  1. तीन
  2. चार
  3. पंज
  4. छक्का

उत्तर: ३) छः

39. किस प्रकार का लॉजिक डिज़ाइन न्यूनतम प्रसार विलंब प्रदान करता है?

  1. एमिटर युग्मित तर्क
  2. ट्रांजिस्टर ट्रांजिस्टर लॉजिक
  3. रजिस्टर ट्रांजिस्टर लॉजिक
  4. डायोड ट्रांजिस्टर लॉजिक

उत्तर: 1) एमिटर कपल लॉजिक

40. राज्य सत्य या असत्य

बयान: गतिशील CMOS तर्क दो गैर-अतिव्यापी घड़ी दालों का उपयोग करके संचालित होता है।

  1. यह सच है
  2. झूठा

उपाय: (२)। असत्य।

अधिक वीएलएसआई से संबंधित विषय और वेरिलॉग साक्षात्कार प्रश्न के लिए यहां क्लिक करे